时序逻辑电路

1、第六章时序逻辑电路时序逻辑电路简称时序电路，与组合逻辑电路并驾齐驱，是数字电路两大重要分支 之一。本章首先介绍时序逻辑电路的根本概念、特点及时序逻辑电路的一般分析方法。 然后重点讨论典型时序逻辑部件计数器和存放器的工作原理、逻辑功能、集成芯片及其 使用方法及典型应用。最后简要介绍同步时序逻辑电路的设计方法。6.1 时序逻辑电路的根本概念时序逻辑电路的结构及特点时序逻辑电路电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与 电路的原状态有关。时序电路中必须含有具有记忆能力的存储器件。存储器件的种类很多，如触发器、 延迟线、磁性器件等，但最常用的是触发器。由触发器作存储器件的时序电路的根本结

2、构框图如图所示，一般来说，它由组和电路和触发器两局部组成。CP?o? 6.1.1± D ? ? ? ?)?二.时序逻辑电路的分类按照电路状态转换情况不同，时序电路分为同步时序电路和异步时序电路两大类。按照电路中输出变量是否和输入变量直接相关，时序电路又分为米里 Mealy型电路和莫尔Moore型电路。米里型电路的外部输出Z既与触发器的状态 Qn有关，又与外部输入X有关。而莫尔型电路的外部输出Z仅与触发器的状态 Qn有关，而与外部输入X无关。6.2时序逻辑电路的一般分析方法一.分析时序逻辑电路的一般步骤1 根据给定的时序电路图写出以下各逻辑方程式：(1 )各触发器的时钟方程。(2 )时

3、序电路的输出方程。(3 )各触发器的驱动方程。2 将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程， 也就是时序逻辑电路的状态方程。3 根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。下面举例说明时序逻辑电路的具体分析方法。同步时序逻辑电路的分析举例例:试分析图622所示的时序逻辑电路QiQoZXCP图6.2.2 例的逻辑电路图解：由于图为同步时序逻辑电路，图中的两个触发器都接至同一个时钟脉冲源CP,所以各触发器的时钟方程可以不写。_(1) 写出输出方程：Z =(X 二 Q?) Q01()(2 )写出驱动方

4、程：Jo =X QK o 1()J1 二 X 二 Q； _ 心=1()(3)写出JK触发器的特性方程 Qn + =JQn+KQn，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：n十Qo 二 JoQ； KoQO =(X 二 Q；)Q_£(6.1.7a)Q1n 1 二J1Q/=(X 二 Q01) Qn()(4 )作状态转换表及状态图由于输入控制信号 X可取1，也可取0，所以分两种情况列状态转换表和画状态图。 当X=0时。将X=0代入输出方程()和触发器的次态方程(),那么输出方程简化为:Z =q1q0 ;触发器的次态方程简化为：Qon+=Q；Q0 , Qn*=Q0Qin

5、。设电路的现态为 QnQ0 =00 ,依次代入上述触发器的次态方程和输出方程中进行计 算，得到电路的状态转换表如表所示。根据表所示的状态转换表可得状态转换图如图所示。QiQo00化0宀0/16.2.3 X=0 ± 彳乂 ? ? 当X=1时。现态次态输出QnQ01Q1n+ C严Z000100110010001表6.2.1X=0时的状态表n n=Q0Q1计算可得电路的状态转换表如表所示，状态图如图所示。6.2.4 X=1± 彳乂 ? ?现态次态输出Q1nQ01Q1n+ CY001011001001000表6.2.2X=1时的状态表输出方程简化为：z =qTq0 ； 触发器的次态

6、方程简化为：Q0n 1二qQIX 将图和图合并起来，就是电路完整的状态图，如图所示。(5)画时序波形图。如图所示。Q 0 Q1 -U? 6.2.5 y 6.2.1 总？ ？ 乂 ? ?图6.2.6 例电路的时序波形图6逻辑功能分析该电路一共有 3个状态00、01、10。当X=0时，按照加1规律从00t01 1000 循环变化，并每当转换为 10状态最大数时，输出 Z=1。当X=1时，按照减1规律从 10t01t00t 10循环变化，并每当转换为 00状态最小数时，输出 Z=1。所以该电路 是一个可控的3进制计数器，当 X=0时，作加法计数，Z是进位信号；当 X=1时，作减 法计数，Z是借位信号

7、。三异步时序逻辑电路的分析举例由于在异步时序逻辑电路中，没有统一的时钟脉冲，因此，分析时必须写出时钟方 程。CPZ例6.2.2 :试分析图627所示的时序逻辑电路Q1Q0图6.2.7 例的逻辑电路图解：1写出各逻辑方程式。时钟方程：CPo=CP 时钟脉冲源的上升沿触发。CP1=Qo 当FFo的Q0由0t 1时，Q1才可能改变状态，否那么Q1将保持原状态不变。 输出方程：Z rQ/Q：6.1.8 各触发器的驱动方程：_D° =Q0D16.1.9 2将各驱动方程代入 D触发器的特性方程，得各触发器的次态方程：Q0 二 D。二虫CP 由 0t 1 时此式有效Q1n+=D1 =QQ0 由 0

8、t 1 时此式有效3作状态转换表、状态图、时序图表6.2.3 例电路的状态转换表现态次态输出时钟脉冲Q1nQonQ1n+ Q广ZCP1CPo00111T11100010010T010000根据状态转换表可得状态转换图如图628所示，时序图如图 629所示。Qo图6.2.9 例电路的时序图5逻辑功能分析由状态图可知：该电路一共有4个状态00、01、10、11,在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号6.3 计数器计数器一一用以统计输入脉冲cp个数的电路。计数器的分类：按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是 十进制计数器。按

9、数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。一二进制计数器1二进制异步计数器1二进制异步加法计数器。图所示为由4个下降沿触发的JK触发器组成的4位异步二进制加法计数器 的逻辑图。图中JK触发器都接成 T'触发器即J=K=1。最低位触发器 FF。的时钟脉 冲输入端接计数脉冲 CP,其他触发器的时钟脉冲输入端接相邻低位触发器的Q端。Q3Q2QtQ0图由JK触发器组成的4位异步二进制加法计数器的逻辑图由于该电路的连线简单且规律性强，无须用前面介绍的分析步骤进行分析，只需作 简单的观察与分析就可画出时序波形图或状态图

10、，这种分析方法称为“观察法。用“观察法作出该电路的时序波形图如图632所示，状态图如图 633所示。由状态图可见，从初态 0000 由清零脉冲所置开始，每输入一个计数脉冲，计数器的 状态按二进制加法规律加 1,所以是二进制加法计数器 4 位。又因为该计数器有 0000, 1111共16个状态，所以也称 16进制1位加法计数器或模 16 M=16加法计数器。cpII图6.3.3 图所示电路的状态图另外，从时序图可以看出，Qo、Qi、Q2、Q3的周期分别是计数脉冲CP周期的2倍、 4倍、8倍、16倍，也就是说，Q。、Qi、Q2、Q3分别对CP波形进行了二分频、四分频、 八分频、十六分频，因而计数器

11、也可作为分频器。异步二进制计数器结构简单，改变级联触发器的个数，可以很方便地改变二进制计 数器的位数，n个触发器构成n位二进制计数器或模 2n计数器，或2n分频器。2 二进制异步减法计数器将图所示电路中FF1、FF2、FF3的时钟脉冲输入端改接到相邻低位触发器的Q端就可构成二进制异步减法计数器，其工作原理请读者自行分析。图所示是用4个上升沿触发的 D触发器组成的4位异步二进制减法计数器的 逻辑图。Q2 Q1 Q0CR清零脉冲CP计数脉冲图 D触发器组成的4位异步二进制减法计数器的逻辑图从图和图可见，用JK触发器和D触发器都可以很方便地组成二进制 异步计数器。方法是先将触发器都接成T'触

12、发器，然后根据加、减计数方式及触发器为上升沿还是下降沿触发来决定各触发器之间的连接方式。图6.3.6 图电路的状态图加在二进制异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号 计数或借位信号减计数之后才能实现，所以异步计数器的工作速度较低。为了提 高计数速度，可采用同步计数器。2 二进制同步计数器1 二进制同步加法计数器图所示为由4个JK触发器组成的4位同步二进制加法计数器的逻辑图。图 中各触发器的时钟脉冲输入端接同一计数脉冲CP,显然，这是一个同步时序电路。各触发器的驱动方程分别为：Jo=Ko=1 ,Ji=Ki=Qo, j2=K2=QoQl, J3=K3=QoQiQ2Q3Q2Q

13、1 Q0CP计数脉冲CR清零脉冲图6374位同步二进制加法计数器的逻辑图由于该电路的驱动方程规律性较强，也只需用“观察法就可画出时序波形图或状 态表。表6.3.1 图所示4位二进制同步加法计数器的状态表计数脉冲序号电路状态等效十进制数Q3Q2Q1Q00000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000由于同步计数器的计数脉冲CP同时接到各位触发器的时钟脉冲输入端，当计数脉冲到来时，应该翻转的触发器同时翻转，所以速度比异

14、步计数器高，但电路结构比异步 计数器复杂。2二进制同步减法计数器4位二进制同步减法计数器的状态表如表632所示，分析其翻转规律并与 4位进制同步加法计数器相比拟，很容易看出，只要将图所示电路的各触发器的驱动方程改为：Jo=Ko=1Ji=Ki=Qoj2=K2=QoQiJ3=K3= Q0Q1Q2就构成了 4位二进制同步减法计数器。表6.3.24位二进制同步减法计数器的状态表计数脉冲序号电路状态等效十进制数Q3Q2Q1Qo000000111111521110143110113411001251011116101010710019810008901117100110611010151201004130

15、01131400102150001116000003二进制同步可逆计数器既能作加计数又能作减计数的计数器称为可逆计数器。将前面介绍的4位二进制同步加法计数器和减法计数器合并起开，并引入一加/减控制信号 X便构成4位二进制同步可逆计数器，如图 所示。由图可知，各触发器的驱动方程为：Jo=Ko=1Ji=Ki=XQo XQ0J2=K2=xQoQi XQ0QJ3=K3= XQ 0Q1Q2 XQo Q1Q2CP计数脉冲CR清零脉冲X加/减控制信号图638 二进制可逆计数器的逻辑图当控制信号X=1时，FF1FF3中的各J、K端分别与低位各触发器的 Q端相连，作 加法计数；当控制信号 X=0时，FF1FF3

16、中的各J、K端分别与低位各触发器的 Q端相 连，作减法计数，实现了可逆计数器的功能。3 集成二进制计数器举例(1) 4位二进制同步加法计数器74161表6.3.374161的功能表清零预置使能时钟预置数据输入输出工作模式RdldEP ETCPD3D2D1D0Q3Q2Q1 Q°0XXXXXXXX00 00异步清零10XXTd3d2d1d0d3d2d1 d°同步置数110XXXXXX保持数据保持11X 0XXXXX保持数据保持111 1TXXXX计数加法计数由表可知，74161具有以下功能： 异步清零。当Rd = 0时，不管其他输入端的状态如何，不管有无时钟脉冲CP,计数器输出

17、将被直接置零(Q3Q2QQo= 0000),称为异步清零。 同步并行预置数。当 Rd = 1、Ld = 0时，在输入时钟脉冲 CP上升沿的作用下，并行输入端的数据 d3d2d1d。被置入计数器的输出端，即Q3Q2Q|Q0= d3d2d1d。由于这个操作要与CP上升沿同步，所以称为同步预置数。 计数。当Rd = Ld= EP = ET= 1时，在CP端输入计数脉冲，计数器进行二进制 加法计数。Q3RCO 保持。当FD= Ld= 1，且EP ET = 0,即两个使能端中有 0时，那么计数器保持原来的 状态不变。这时，如 EP= 0、ET= 1，那么进位输出信号 RCC保持不变；如 ET= 0那么不

18、管EP 状态如何，进位输出信号 RCC为低电平0。RDLDD2ii1aia bs.bsiia ss:. jh.iia>ia .Bi. fa.is.aa:._Ei：> bisD3_H1i：uiMBinaajiiHiMjB « uiiHima iMiaiiiiaajiku aCP 卓甘LrLTLTLnLTLEPI-1nriET _111 1:Q0 iQ1 -01314150121 ®2a4 2；? 0:? *3 ? *± 3图6.3.1174161的时序图(2) 4位二进制同步可逆计数器 74191图6.3.12 (a)是集成4位二进制同步可逆计数器741

19、91的逻辑功能示意图，(b)是其引脚排列图。其中Ld是异步预置数控制端，D3、D2、D1、D0是预置数据输入端；EN是使能端，低电平有效；D/U是加/减控制端，为0时作加法计数，为1时作减法计数；MAX/ MIN是最大/最小输出端，RCO是进位/借位输出端。图631274191的逻辑功能示意图及引脚图RCOMAX/MIN74191ENCP ALD D3 D2 D1 D0Q3Q2Q1Q0 D/UVcc D° CP RCO冋 r?52 DD刁L 1nmxam74191Di Qi Q0 EN D/U Q2 Q3 GND(b)(a)逻辑功能示意图(b)引脚图表6.3.474191的功能表预置

20、使能加/减控制时钟预置数据输入输出工作模式ldEND/ UCPD 3D2D1 D 0Q3Q2 Q1 Q°0XXXd3 d2 d1 dod3 d2 d1 d。异步置数11XXXXXX保 持数据保持100TXXXX加法计数加法计数101TXXXX减法计数减法计数表是7419l的功能表。由表可知，74191具有以下功能： 异步置数。当Ld = 0时，不管其他输入端的状态如何，不管有无时钟脉冲CP,并行输入端的数据 d3d2d1d。被直接置入计数器的输出端，即Q3Q2QiQ°= d3d2d1d。由于该操作不受CP控制，所以称为异步置数。注意该计数器无清零端，需清零时可用预置数 的方

21、法置零。 保持。当Ld = 1且EN = 1时，那么计数器保持原来的状态不变。 计数。当LD = 1且EN = 0时，在CP端输入计数脉冲，计数器进行二进制计数。 当D/ U =0时作加法计数；当 D/U =1时作减法计数。另外，该电路还有最大/最小控制端 MAX/MIN和进位/借位输出端RCO。它们的逻 辑表达式为：MAX/MIN = (D/U) Q3Q2Q1Q0 D/U QQ2Q1Q0RCO= EN CP MAX / MIN即当加法计数，计到最大值1111时，MAX/MIN端输出1,如果此时CP=0,那么RCO=0, 发一个进位信号；当减法计数，计到最小值0000时，MAX/MIN端也输出

22、1。如果此时CP=0，那么RCO=0,发一个借位信号。二.非二进制计数器N进制计数器又称模 N计数器，当N=2n时，就是前面讨论的 n位二进制计数器； 当N工2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器，下面讨 论8421BCD码十进制计数器。1. 8421BCD码同步十进制加法计数器图所示为由4个下降沿触发的JK触发器组成的8421BCD码同步十进制加 法计数器的逻辑图。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析：Ko =1K1 =q0K2K3 =q0(1 )写出驱动方程：Jo =1J1 二 Q3Q01J2 =q；qOJ3 hqQqO1(2)写出JK触发器的特性

23、方程 Qn±=JQn KQn ,然后将各驱动方程代入 JK触发器的特性方程，得各触发器的次态方程：Qon "rJoQj K?Qn =QyQ1nJ1Q1n - ®1n -QJqOQ? &Q1n n1nnnnnnnnQ2J2Q2 K2Q2 二Q1 Qo Q2 Q1 Qo Q2_ n_ n ,_ n _n_n_n_n ,_n_nQ3J3 Q3 ' K3Q3 = Q2 Q1 Qo Q3 Q0Q3Q 3Q 2Q1QoCP计数脉冲CR清零脉冲图6.3.148421BCD码同步十进制加法计数器的逻辑图(3 )作状态转换表。设初态为Q3Q2Q1Qo=OOOO，代入

24、次态方程进行计算，得状态转换表如表所示。表6.3.5 图电路的状态表计数脉冲序号现态次态Qnq2Q1nQ0nQ广Q；专Qn +q0 +000000001100010010200100011300110100401000101501010110601100111701111000810001001910010000(4) 作状态图及时序图。根据状态转换表作出电路的状态图如图所示，时序图如图所示。由状态表、状态图或时序图可见，该电路为一8421BCD码十进制加法计数器。图6.3.15 图的状态图12345678910CP _(5) 检查电路能否自启动。由于图所示的电路中有4个触发器，它们的状态组合

25、共有16种，而在8421BCD码计数器中只用了 10种，称为有效状态，其余 6种状态称为无效状态。在实际工作中, 当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效 状态，我们就称该电路具有 自启动能力。用同样的分析的方法分别求出6种无效状态下的次态，补充到状态图中，得到完整的状态转换图，可见，电路能够自启动。2 . 8421BCD码异步十进制加法计数器图所示为由4个下降沿触发的JK触发器组成的8421BCD码异步十进制加 法计数器的逻辑图。用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：Q3Q2Q1Qo图6.3.188421BCD码异步十进制加法计数器的逻辑图

26、1写出各逻辑方程式。时钟方程：CPo=CP 时钟脉冲源的上升沿触发。否那么Q1将保持原状态不变。否那么Q2将保持原状态不变。否那么Q3将保持原状态不变。CP1=Qo 当FFo的Qo由10时，Q1才可能改变状态,CP2=Q1 当FF1的Q1由1o时，Q2才可能改变状态,CP3=Qo 当FFo的Qo由1o时，Q3才可能改变状态,各触发器的驱动方程:J o=1Ko=1J1K!=1J2=1K2=1J 3 二 Q2Q1K 3 二 1(2) 将各驱动方程代入 JK触发器的特性方程，得各触发器的次态方程:nnnnQo 二J0Q0 K0Q0二Qon1nnnnQiJi QiKi Qi =Q3 QiQ2 J 2

27、Q2 K 2Q2Q2Q3= J3Q3 K3Q3 = Q?Qi Q3(CP由if 0时此式有效) (Qo由if 0时此式有效) (Qi由if 0时此式有效) (Qo由if 0时此式有效)(3 )作状态转换表。设初态为QsQ2QiQ0=0000，代入次态方程进行计算，得状态转换表如表所示。表6.3.6 图电路的状态表计数脉冲序号现态次态时钟脉冲-nQ3-nQ2-nQi-nQ0_n十nd!_n+_n十QsQ2QQ0CP3CP2CPiCP0000000001000J100010010J0JJ200100011000J300110100JJJJ401000101000J501010110J0JJ6011

28、00111000J701111000JJJJ810001001000J910010000J0JJ3 集成十进制计数器举例(i) 842i BCD码同步加法计数器 74i60 其功能表如表所示。各功能实现的具体情况参见74i6i的逻辑图。其中进位输出端RCO的逻辑表达式为：RCO=ET Q3 QVcc RCO Q0 Qi Q Q3 ET ID, 冋冏冋崗內冋而两Q3Q2Q1Q0RCO74160ETEP74161RD LD D3 D2 Di D0CPAMU M MHM 7'LlRd CP D0 Di D2 D3 EP GND(a)(b)(a)逻辑功能示意图(b)引脚图图6.3.197416

29、0的逻辑功能示意图和引脚图表6.3.774160的功能表清零预置使能时钟预置数据输入输出工作模式RdldEP ETCPD3D2D1D0Q3Q2Q1 Q°0XXXXXXXX0 0 00异步清零10XXTd3d2d1d0d3d2d1 d0同步置数110XXXXXX保持数据保持11X 0XXXXX保持数据保持111 1TXXXX十进制计数加法计数(2) 二五一十进制异步加法计数器7429074290的逻辑图如图6.3.20 (a)所示。它包含一个独立的1位二进制计数器和一个 独立的异步五进制计数器。二进制计数器的时钟输入端为CPi，输出端为Q。；五进制计数器的时钟输入端为 CP2，输出端为

30、Qi、Q2、Q3。如果将Q。与CP2相连，CPi作时钟脉 冲输入端，Q0Q3作输出端，那么为8421BCD码十进制计数器。Q20(2)(a)Q。图6.3.20 二一五一十进制异步加法计数器74290表6.3.874290的功能表复位输入置位输入时钟输出工作模式R0 (1 ) R0 ( 2)R9 ( 1) R9 (2)CPQ3Q2Q1Q01 11 10XX 0XX0 0 0 00 0 0 0异步清零XX1 1X1 0 0 1异步置数0X0XX 0X 00XX 00XX 0计数 计数 计数 计数加法计数表638是74290的功能表。由表可知，74290具有以下功能： 异步清零。当复位输入端Ro (

31、1) = Ro (2)= 1，且置位输入R9(1) R9(2)= 0时，不管有无时钟脉冲CP，计数器输出将被直接置零。 异步置数。当置位输入R9(1) = R9( 2) = 1时，无论其他输入端状态如何，计数器输出将被直接置 9 (即Q3Q2Q|Qo= 1001)。 计数。当R0(1)R0(2) = 0,且R9(1) -R9(2) = 0时，在计数脉冲(下降沿)作用下， 进行二一五一十进制加法计数。三集成计数器的应用1 计数器的级联两个模N计数器级联，可实现 NX N的计数器。(1)同步级联。图是用两片4位二进制加法计数器 74161采用同步级联方式构成的8位二进制同步加法计数器，模为16X

32、16=256。Q3Q2 Q1 Q0Q3Q2 Q1Q0RCOET74161(2)EPRd ldD3 D2 d 1 D0CPAQ7 Q6 Q5Q4Q3Q2Q1Q0RCO 74161(1)Rd ld D3D2 D1 D 0ETEPCPAO O11I 清零脉冲图6.3.2174161同步级联组成8位二进制加法计数器(2)异步级联。用两片74191采用异步级联方式构成的8位二进制异步可逆计数器如图所示。Q7 Q 6 Q5 Q4计数脉冲Q3Q2Q1Q0图6.3.2274191异步级联组成8位二进制可逆计数器有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号 Q3、Q2、Q1、Q0产

33、生一个进位/借位。如用两片二一五一十进制异步加法计数器74290采用异步级联方式组成的二位8421BCD码十进制加法计数器如图所示，模为10X10=100。十位输出Q3Q2Q1 Q0Q3Q1Q 0CP1 A D 74290(2)CP2 AoRo(1) Ro(2) R9(1) R9(2)Q 3Q 2 Q1Q 0CP1 A 74290(1)CP2 ARo(1) Ro(2) R9(1) R9(2)ITOo-TLTl计数脉冲置数脉冲 清零脉冲个位输出Q3 Q2Q1Q0图6.3.2374290异步级联组成100进制计数器2 组成任意进制计数器市场上能买到的集成计数器一般为二进制和8421BCD码十进制计

34、数器，如果需要其他进制的计数器，可用现有的二进制或十进制计数器，利用其清零端或预置数端，外加 适当的门电路连接而成。6.3.24(a)所示是用(1)异步清零法。适用于具有异步清零端的集成计数器。图 集成计数器74161和与非门组成的6进制计数器。(a)计数脉冲Q3Q2Q1Q0(b)图6.3.24异步清零法组成6进制计数器(2)同步清零法。适用于具有同步清零端的集成计数器。图 集成计数器74163和与非门组成的6进制计数器。6.3.25(a)所示是用Q3Q2 Q1Q。id2Q1QQ3Q2Q1Q0RCO74163ETEPRd ld D3 D2 D1 D 0CPA11_计数脉冲(a)(b)图6.3.

35、25同步清零法组成6进制计数器(3) 异步预置数法。适用于具有异步预置端的集成计数器。图6.3.26 (a)所示是用集成计数器74191和与非门组成的10进制计数器。该电路的有效状态是 00111100, 共10个状态，可作为余 3码计数器。(a)Q3 Q2 Q1 Q0计数脉冲图6.3.26异步置数法组成余3码十进制计数器4同步预置数法。适用于具有同步预置端的集成计数器。图 是用集成计数器74160和与非门组成的7进制计数器。6.3.27( a)所示(b)综上所述，改变集成计数器的模可用清零法，也可用预置数法。清零法比拟简单， 预置数法比拟灵活。但不管用那种方法，都应首先搞清所用集成组件的清零

36、端或预置端 是异步还是同步工作方式，根据不同的工作方式选择适宜的清零信号或预置信号。例用74160组成48进制计数器。解：因为N = 48,而74160为模10计数器，所以要用两片 74160构成此计数器。 先将两芯片采用同步级联方式连接成100进制计数器，然后再借助74160异步清零功能，在输入第48个计数脉冲后，计数器输出状态为0100 1000时，高位片2的Q2和低位Q3Q2 QQ 0片1的Q3同时为1,使与非门输出0,加到两芯片异步清零端上，使计数器立即返回 0000 0000状态，状态0100 1000仅在极短的瞬间出现，为过渡状态，这样，就组成了 48进制计数器，其逻辑电路如图所示

37、。Q3Q2Q1Q 0RCO 74160(2)Rd Ld D3 D2 D1 D0.1一|ETEPCPARCO 74160(1)Rd Ld D3 D2 D1 D0ETEPCPA1-计数脉冲图6.3.28 例的逻辑电路图3 组成分频器前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。例632某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为 1Hz的脉冲信号。15解： 因为32768=2，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片4的Q2输出即可，其逻辑电路如图所示。f

38、 = 1Hz图6.3.29 例的逻辑电路图4 组成序列信号发生器序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号。图是用74161及门电路构成的序列信号发生器。其中74161与G1构成了一个模5计数器，且Z=Q0Q；。在CP作用下，计数器的状态变化如表所示。由于Z=QoQ；，故不同状态下的输出如该表的右列所示。因此，这是一个01010序列信号发生器，序列长度P=5。Q3 Q? Q1Q。zCP表 状态表现态次态输出亠n亠n亠nQ2Q1Qo_ n + _ n + _ n +Q2 Q1Qoz0 0 00 0 100 0 10 1 010 1 00 1 100 1 11 0 011 0 00 0

39、 00图计数器组成序列信号发生器用计数器辅以数据选择器可以方便地构成各种序列发生器。构成的方法如下:第一步构成一个模P计数器；第二步选择适当的数据选择器，把欲产生的序列按规定的顺序加在数据选择器的 数据输入端，把地址输入端与计数器的输出端适当地连接在一起。例6.3.3 试用计数器74161和数据选择器设计一个01100011序列发生器。解：由于序列长度 P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。Q3Q2Q1Q0ET EPCPARCO74161RD LD D3 D2 D1 D 0CP丫Y74151G D7D6D5D4D3D2D1 D

40、6; A2AiA0图计数器和数据选择器组成序列信号发生器5 组成脉冲分配器脉冲分配器是数字系统中定时部件的组成局部，它在时钟脉冲作用下，顺序地使每 个输出端输出节拍脉冲，用以协调系统各局部的工作。74161 构丫0丫7图( a)为一个由计数器 74161和译码器74138组成的脉冲分配器。 成模8计数器，输出状态 Q2Q1Q0在000111之间循环变化，从而在译码器输出端 分别得到图6.3.32 (b)所示的脉冲序列。CP丫7 丫6 丫5 丫4 丫3 丫2 丫1 Y0Y3笃Y4Y5Y6Y7(b)6.4数码存放器与移位存放器一.数码存放器数码存放器一一存储二进制数码的时序电路组件，它具有接收和存

41、放二进制数码的 逻辑功能。前面介绍的各种集成触发器，就是一种可以存储一位二进制数的存放器，用 n个触发器就可以存储 n位二进制数。DoD3, 四位数码并行地出现在四个触发器Q端。图( a)所示是由D触发器组成的4位集成存放器74LS175的逻辑电路图，其 引脚图如图6.4.1 ( b)所示。其中，Rd是异步清零控制端。 DoDa是并行数据输入端， CP为时钟脉冲端，QoQa是并行数据输出端， Q0Q3是反码数据输出端。该电路的数码接收过程为：将需要存储的四位二进制数码送到数据输入端 在CP端送一个时钟脉冲，脉冲上升沿作用后，Do CPD3RD D1Q3 Q3Q2 Q2Q0 Q0D2(a)74L

42、S175的功能示于表 中。Q3Q 1 Q 1Vcc Q316151 I141312 丨"|10 19|74LS175U U uuuyUNRd Q) Qo Do D1 Q1 Q1 GND(b)图6.4.14位集成存放器74LSl75(a)逻辑图 (b)引脚排列表6.4.174LS175的功能表清零时钟输入输出工作模式RdCPD0 D1D2D 3Q0 Q1 Q2Q30XXXXX0 0 0 0异步清零1TD°D1 D2 D 3D 0 D1 D 2 D3数码存放11XXXX保持数据保持10XXXX保持数据保持二.移位存放器移位存放器不但可以存放数码，而且在移位脉冲作用下，存放器中的

43、数码可根据需 要向左或向右移动1位。移位存放器也是数字系统和计算机中应用很广泛的根本逻辑部 件。1 .单向移位存放器1 4位右移存放器。设移位存放器的初始状态为0000,串行输入数码 Di=1101，从高位到低位依次输入。在4个移位脉冲作用后，输入的4位串行数码1101全部存入了存放器中。电路的状态表如表所示，时序图如图 所示。并行输出图6.4.2 D触发器组成的4位右移存放器123456789图6.4.3 图电路 的时序图表6.4.2 右移存放器的状态表移位脉冲输入数码输岀CPDiQoQ1Q2Q3ooooo111ooo2111oo3oo11o411o11移位存放器中的数码可由Q3、Q2、Q1

44、和Qo并行输出，也可从 Q3串行输出。串行输出时，要继续输入 4个移位脉冲，才能将存放器中存放的4位数码1101依次输出。图中第5到第8个CP脉冲及所对应的 Q3、Q2、Qi、Qo波形，就是将4位数码1101 串行输出的过程。所以，移位存放器具有串行输入一并行输出和串行输入一串行输出两 种工作方式。(2)左移存放器。并行输出图6.4.4 D触发器组成的4位左移存放器2 .双向移位存放器将图所示的右移存放器和图 所示的左移存放器组合起来，并引入一控 制端S便构成既可左移又可右移的双向移位存放器，如图所示。由图可知该电路的驱动方程为：Do SDsr ' SQ1D1 SQo ' SQ

45、2D2 SQ1 ' SQ3D3 =SQ2 +SDsl其中，Dsr为右移串行输入端，Dsl为左移串行输入端。当s=1时，Do=Dsr、D1=Qo、D2=Q1、D3=Q2，在cp脉冲作用下，实现右移操作；当 S=o时，Do=Qx D1=Q2、D2=Q3、D3=Dsl，在CP脉冲作用下，实现左移操作。(左移)2输出并行图645D触发器组成的4位双向左移存放器三集成移位存放器7419474194是由四个触发器组成的功能很强的四位移位存放器，其功能表如表所示。由表可以看出74194具有如下功能。Q0Q1Q2Q3A CPDsr74194RDDo D 1 D2 D35051Dsl(a)图集成移位存放

46、器74194(a)逻辑功能示意图(b)引脚图(1) 异步清零。当 Rd=0时即刻清零，与其他输入状态及CP无关。(2) Si、So是控制输入。当 Rd=1时74194有如下4种工作方式： 当SSo=OO时，不管有无CP到来，各触发器状态不变，为保持工作状态。 当SSo=O1时，在CP的上升沿作用下，实现右移(上移)操作，流向是SrTQot Q1TQ30 当08=10时，在CP的上升沿作用下，实现左移(下移)操作，流向是SltQ3t Q2T Q Qo。 当S1S=11时，在CP的上升沿作用下，实现置数操作：DotQo, D1tQ1 , D2tQ2 , D 3T Q3O表6.4.374194的功能

47、表输输出工作模式清零控制串行输入时钟并行输入RdS1 SoDSL DSRCPD 0D1D 2D 3Qo Q1 Q2 Q30X XXXXXXXX0 0 0 0异步清零10 0XXXXXXXq0 q； q； q；保 持10 1X 1XXXX1 Qo Q1n Q；右移，DSR为串行输入，Q为串行输出10 1X 0XXXX0 Qo Q； Q；11 01 X匸XXXXQ1n q2 q3 1左移，DSL为串行输11 00 XXXXXQ1n q2 q3 0入，Q0为串行输出11 1XXD 0D1D 2D 3D 0D1D 2D 3并行置数Dsl和Dsr分别是左移和右移串行输入。Do、Di、D2和D3是并行输入端。Qo和Q3分别是左移和右移时的串行输出端，Qo、Qi、Q2和Q3为并行输出端。四移位存放器构成的移位型计数器1环形计数器图是用74194构成的环形计数器的逻辑图和状态图。当正脉冲起动信号 START到来时，使SiSo=11，从而不管移位存放器 74194的原状态如何，在 CP作用下总是执行 置数操作使 QoQ1Q2Q3=1OOO。当START由1变0之后，3So=O1