Cadence推出面向PCB的约束驱动的高密度互连设计流程

1、    Cadence推出面向PCB的约束驱动的高密度互连设计流程    丰富多样的新功能减轻当今PCB设计师面临的挑战    Cadence设计系统公司 时间:2008年08月20日     字 体: 大 中 小        关键词:        ? 全球电子设计创新领导厂

2、商Cadence设计系统公司(纳斯达克: CDNS)，今天公布了对Cadence Allegro 以及OrCAD 系列产品的一次全方位的改良，?在Allegro PCB 中为HDI?“NVIDIA设计需要一个能够提供强大约束驱动的PCB设计流程的PCB设计解决方案，”NVIDIA系统设计部高级经理Greg Bodi说，“拥有约束驱动流程驱动的HDI功能对我们而言，是非常必要的，这样才能满足我们迅速上市的目标。通过Allegro PCB 16.2版本对HDI设计的大幅强化，我们预计，在设计中可以将PCB布局设计周期时间最多缩短了25%。”?使用Allegro PCB SI，用户可以迅速而精确地模

3、拟和确认BER匹配性，使用全新的高级眼图掩模功能、新的全波电磁场仿真器，客户可以缩短他们的上市时间，并为存在高频信号的设计降低开发成本，例如PCI Express 2.0、SATA II、SAS II等。此外，Allegro PCB SI还为可互操作性、多供应商的IBIS 5.0 AMI兼容型模型提供了仿真支持。?“BGA引脚间距的不断缩小，迫使很多市场领域的客户在他们的设计中使用高密度互连，”Cadence产品营销部主管Steve Kamin说，“Cadence在约束驱动的PCB设计流程方面已经有多年的丰富经验，但客户还需要HDI功能。通过SPB 16.2版本的重大改良，如今Cadence可

4、以同时提供了两种功能，我们的一些客户已经看到了我们约束驱动的HDI设计流程的好处。这些改进，再加上其它的众多优势，使其成为对PCB设计师而言非常重要的版本。”?通过这个新版本中引入的Group Editing 和Snap功能，用户能够快捷、准确地实现RF电路的复用、修改和定位。使用新增加的布局驱动RF PCB设计能力，用户可以不再需要为添加到布局中的RF电路元件手动更新原理图。结合经改良的双向集成与Agilent的ADS环境，Allegro PCB RF让用户可以缩短创建混合信号数字-模拟-RF设计的时间。?OrCAD Capture提高了生产力和可用性，包含了一种更新的图形用户界面，改良了搜

5、索功能，并且有设计内FPGAs的新功能。全新的FPGA设计内功能包括有创建分割符号、为领先的FPGA供应商工具导入和导出FPGA引脚分配、以及改进易用性让FPGAs支持ECO工艺。?最后，工程师可以为设计中重要的高速网络指定和嵌入物理与定距约束，提高一次性成功的可能性，同时避免了过去依靠口头、电子邮件与电子数据表的易于出错的交流方式。这样可以帮助缩短设计周期，消除硬件设计师与PCB布局设计师之间不必要的迭代。?SPB 16.2版本将于2008年第四季度上市。客户可以在9月9日11日举行的CDNLive!硅谷会议上看到Allegro PCB及IC封装/SiP流程的样本，或者在9月8日注册为techtorial会员。同时，SPB16.2版本将在9月14日19日于圣克拉拉举行的PCB West展会上的EMA展台进行展示。?关于Cadence ?Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。2007年，Cadence公司全球收入约16亿美元,现拥有员工约5,100名，公司总部位于美国加州圣荷塞