基于DXP的PCB设计及制作

1、2022年3月6日22时41分2022年3月6日22时41分 印制导线宽度 导线宽导线宽度（度（mmmm）1 11.51.52 22.52.53 33.53.54 4导 线 面 积(mm2)0.050.0750.0750.10.1250.150.1750.2导 线 电 流(A)11.522.533.542022年3月6日22时41分导电图形间距 相邻导电图形之间的间距由它们间的电位差决定。导导 线线 间间 距距(mm)(mm)0.50.51 11.51.52 23 3工工 作作 电电 压压(V)(V)1001002002003003005005007007002022年3月6日22时41分去覆

2、铜板上的氧化层2022年3月6日22时41分2022年3月6日22时41分2022年3月6日22时41分 1、双击桌面Altium Designer图标即进入Altium Designer设计环境 2、建立新的工作区（即工作台,后缀名*.DsnWrk）2022年3月6日22时41分3、建立新的工程（建立PCB工程,后缀名*.PrjPCB）4、给工程添加新的schematic文件(右键单击工程名,后缀名*.SchDOC)2022年3月6日22时41分5、给工程添加新的PCB文件(右键单击工程名,后缀名*.PcbDOC)2022年3月6日22时41分注意： 以上每个步骤执行完后应即时保存在你的文件

3、夹中，因为各个文件在存储上均相互独立，但DXP会为它们建立内在的联系关系 当用户打开另一工作区时，当前工作区必须先被关闭，否则系统会首先提示用户保存当前工作区内任何未保存的文件2022年3月6日22时41分 开始设计Schematic之前首先应进行工程和文档设置: ProjectOptions2022年3月6日22时41分Error Reporting 设置设计草图检查Connection Matrix 连接报错设置Comparator 设置文件之间差异是否报告2022年3月6日22时41分SCH原理图环境设置：设计文档选项2022年3月6日22时41分作用：1) 设置纸张大小2) 设置栅格大

4、小3) 设置公制或英制注意： 电气栅格应比捕捉栅格小点2022年3月6日22时41分放置元件： 元件放置前应按下Tab键设置元件属性 在含有数字ID对象放置时，它们的标识符会自动递增，对象所做的设置会自动作为该类型的默认设置，除非右图“Permanent”被选中2022年3月6日22时41分 1)自动和手动连接的导线接点颜色 2)文件错误、警告颜色 设置：PreferenceSchematicCompiler2022年3月6日22时41分2022年3月6日22时41分 自动跨线形式设置：PreferenceSchematicGeneral显示Cross-Overs 选择是否让元件和导线保持电气

5、连接而共同移动（选择“一直拖拉”）2022年3月6日22时41分Tip: 放置导线时，按Shift+Space快捷键可循环切换导线放置模式，有以下多种模式可选： 1) 90度 2) 45度 3) 任意角度 4) 自动连线 按下Space键可以在1与2之间或3与4之间切换2022年3月6日22时41分Tip: 移动对象时: 1) 按Space键旋转 2) X和Y实现镜像 3) Alt键限制移动沿水平或垂直方向 改变视野： 1)V+D 适合文件（A4） 2)V+F 适合所有器件2022年3月6日22时41分文档右下方system按键可快速调出各类信息2022年3月6日22时41分 右侧Librar

6、ies按键可调出原件查找库，通过原件的英文缩写来查询元件,例： 电阻：res 电容：cap 二极管：diode 三极管：npn或pnp2022年3月6日22时41分Tip: 电阻：RES1，RES2，RES3，RES4；封装属性为axial系列，AXIAL0.3-AXIAL0.7 其中0.4-0.7指电阻的长度(单位为英寸) 无极性电容：cap;封装属性为RAD-0.1到rad-0.4，瓷片电容：RAD0.1-RAD0.3，其中0.1-0.3指电容大小 电解电容：cap pol;封装属性为rb.2/.4到rb.5/1.0 电位器：pot1,pot2；封装属性为vr-1到vr-5 二极管：dio

7、de;封装属性为diode-0.4(小功率)diode-0.7(大功率)， 其中0.4-0.7指二极管长短 三极管：NPN/PNP;常见的封装属性为to-18（普通三极管）to-22(大功率三极管)to-3(大功率达林顿管) 石英晶体振荡器：XTAL 数码管：dpy 集成块：DIP8-DIP40, 其中指有多少脚，脚的就是DIP8 2022年3月6日22时41分常用库名称： 1)基本电了元器件Devices.IntLib 2)连接插头类Connectors.IntLib2022年3月6日22时41分Tip: 每个元件的引脚连接的点都形成一个网络，电气相连的点形成一个共同的网络 连线上放置网络标

8、记时应跟连线接触，光标变为红色十字准线 不同地方用同一网络标记代表电气相连 总线没有电气属性 端口放置主要用于电路文件之间的输入输出2022年3月6日22时41分创建原理图清单报告2022年3月6日22时41分 用PCB向导创建一个新的PCB: Files(左下角)New from TemplatePCB Board Wizard2022年3月6日22时41分 工程已经编译且原理图没有错误，可使用Updata PCB 产生工程变更命令（Engineering Chang Orders,ECOs）,然后生效并执行更改2022年3月6日22时41分PCB工作环境设置： 设置栅格、层及设计规则 右图

9、可设置公制或英制、栅格及页面（A4）是否显示2022年3月6日22时41分Snape to Center 选中可确保拖拉元件时，光标设定为元件参考点2022年3月6日22时41分 控制在底部相应的层是否需要显示: Design管理层设置板层设置2022年3月6日22时41分定义板层及共同对象的显示颜色DesignBoard Layers&Colors2022年3月6日22时41分 如果需要添加更多的层，用Layer Stack Manager添加:DesignLayer Stack Manager2022年3月6日22时41分 设计规则可用规则向导或直接设置: 特别可调制导线宽度（wi

10、dth）及电气规则（Electrical）2022年3月6日22时41分 在Width下可利用Query Builder 来定制布线自定义规则(例如单独设置电源和地线宽度)2022年3月6日22时41分 自动布线前注意做好保存Auto RouteAll2022年3月6日22时41分多边形铺铜：PlacePolygon Pour 设置无需铺铜区域：polygon pour cut 分隔铺铜区域：Slice Polygon pour设置隔离区（可另行删除）：Keep out 2022年3月6日22时41分 选择铺铜样式和是否接到某个网络（如地或电源）2022年3月6日22时41分Tip: fill

11、填充:表示直接覆盖填充的区域，无论区域内是是否有焊盘还是过孔。 Polygon敷铜：表示对某一区域内的某一网络进行按照某一方式进行覆盖，对于不同的网络进行隔离。 fill:菜单栏-place-keepout-fill Polygon:菜单栏-place-Polygon pour-设置参数后即可,参数中一般要选择(锁定图元,去掉死铜),锁定图元主要是为了敷铜不影响已经布好的PCB. 对于已经画好的Polygon进行分隔：菜单栏-place-slice Polygon pour即可实现2022年3月6日22时41分检验PCB板设计： ToolsDesign rule CheckRun Design

12、 rule Check2022年3月6日22时41分报告输出(Reports)：Bill of Materials:为了制作板的需求而创建一个在不同格式下部件和零件的清单 Component Cross Reference Report:在设计好的原理图的基础上，创建一个组件的列表2022年3月6日22时41分Tip：自制SCH与PCB封装以独立的文件形式存放，重新加入库后才能使用99SE的库或文件能被DXP直接打开，可用另存为的方式转换成DXP的文件2022年3月6日22时41分使用PCB封装向导快速建DIP封装2022年3月6日22时41分制作集成库1) 制作原理图器件库*.SchLib2) 制作PCB封装库*.PcbLib3) 新建集成库*.LibPkg，并将以上两个文件加入编译并保存Tip:集成库属于一种工程文件2022年3月6日22时41分 设置纸张大小为A4，注意缩放模式Scale Print选择设置：文件页面设置1) Scale Mode 选择打印比例2) Advanced 选择打印的层3) Preview 进行预览2022年3月6日22时41分Tip: 可将不同的PCB设计图拷贝在一起后集中打印2022年3月6日22时41分2022年3月6日22时41分 2022年3月6日22时41分 一、打印设计好的印刷电路板图。 通过专业设计软件将线路层使用激光打印机打印在热