出租车计价器FPGA设计

1、?EDA?设计报告 题 目：出租车计价器FPGA设计 学 院： 电子信息与电气工程学院 专 业： 电子信息工程 班 级： 姓 名： 学 号： 出租车计价器的FPGA设计引 言FPGA(Field Programmable Gate Array，现场可编程门阵列)是一种高密度可编程逻辑器件，它支持系统可编程，通过写入不同的配置数据就可以实现不同的逻辑功能。使用FPGA来设计电子系统，具有设计周期短、易于修改等明显特点，特别适合于进行科学实验、样机研制和电子产品的小批量生产。一 .系统设计要求 主要功能包括：信号输入模块对车轮传感器传送的脉冲信号进行计数(每100米送一个脉冲)，并以上下脉冲模拟出

2、租汽车启动、停止、暂停、加速按钮，具有输入信号作用；数据转换模块将计费模块输出的车费和路程转换成4位的十进制数据；译码动态扫描模块将路程与费用的数值译码后用动态扫描的方式驱动数码管；数码管显示模块将公里数用3位LED数码管显示、等待时间用2位LED数码管显示和计费金额用3位LED数码管显示。二 . 设计题目设计一个出租车计价器，要求显示里程和金额。1出租车启动和停驶由司机控制；2行程小于根本里程时，显示起步价，根本里程设2公里，起步价设5元；3当行程大于根本里程时，每多行一公里，在起步价上加1元；4当出租车进入低速状态，由司机按下等候键，每等待5分钟加1元，缺乏5分钟的不计算；5此处用脉冲信号

3、模拟轮胎的转数，设每计一个脉冲汽车前进100米，系统中所需脉冲均由20MHz晶振分频提供。三 . 系统设计方案该系统的设计可以采用分立元件来搭建，也可以通过单片机来设计，而使用可编程FPGA来设计，具有设计周期短、易于修改等明显特点，而且随着可编程逻辑器件和EDA软件的飞速开展，越来越多的电子系统采用FPGA来设计，一旦该系统到达一定的量产规模，也比较容易转化为ASIC芯片设计。因此，基于FPGA来设计一个出租车的计价器。本系统在EDA工具软件MAX+plus中，采用硬件描述语言Verilog HDL和原理图设计相结合的方法，进行各个模块的设计，最终将各个模块组成整个系统。出租车能够显示行驶的

4、里程，可以通过车轮的转动产生脉冲，然后通过计数器对脉冲进行计数来实现。假设出租车每行驶2 m就产生一个脉冲。由于里程数要精确到O1 km，也就是100m，因此每经过50个脉冲就要输出一个新的脉冲信号，这里称为100 m脉冲信号，作为里程计数器的时钟信号，可以通过一个模为50的计数器进行分频而得到。里程计数器可以用一个二位BCD码计数器来实现，最大能显示到99。以前两位为整数，也就是最大能显示里程99 km，因为出租车都在市区和近郊活动，二位BCD码计数器是可以实现里程计数的。里程计数器每计数10 km还会周期性地输出一个脉冲信号，称为10 km脉冲信号，可以通过一定的组合电路来实现。系统最核心

5、的局部就是计费如何实现。这里就需要设计一个BCD码的加法器，在起步价的根底上，根据行驶里程的不同，依据计费标准，每增加1 km加上一个单价，单价的产生可以用Verilog HDL编 写程序来实现。计时模块总体框图如下分频模块显示模块控制模块计费模块计程模块1. 分频模块分频模块的Verilog HDL源程序如以下图：2.计时模块计时模块的Verilog HDL源程序如以下图：3.计程模块计程模块的Verilog HDL源程序如以下图：4.计费模块计费模块的Verilog HDL源程序如以下图：5.控制模块6.显示模块显示模块的Verilog HDL源程序如以下图：用Verilog HDL编写程

6、序来实现模块功能的优点在于，当出租车的计费标准发生变化时，可以很容易地通过改写程序来完成新的设计，比起硬件电路的修改要方便得多，这也是用Verilog HDL来实现模块功能的重要优势。6.顶层原理图如下：对以上的各个源程序进行编译，并分别建成模块，画出顶层原理图如下：7. 编译8. 引脚分配(9) . 时序仿真计程模块计时模块通过仿真验证说明，本文所设计的出租车计价器能够正常地显示行驶的里程数和乘客应付的费用，符合预定的计费标准和功能要求。基于FPGA的设计，集成度高、设计周期短。尤其是当计费标准发生变化时，容易通过改写Verilog HDL源程序来完成新的设计。四 . 心得体会我对以前所学的知识加深了记忆，对所用的软件更加熟悉。通过设计实验，我学会独立思考，查询资料去解决试验中所遇到的问题，而其和同学们互相交流，互相沟通学习，增进了我们的友谊，让我们懂得团队的力量。设计的过程中我们遇到很多问题，慢慢的我们发现问题、解决问题，最后完成此次设从刚开始的原理图到下载到开发板这个过程中，我们发现了我们很多缺乏之处。有一点是我们必须认真、细心。有时候就是小小的一点问题，不管干什么，都要一