第2章 51单片机的基本结构

1、返回时钟电路4KROM程序存储器RAM数据存储器2X16位定时/计数器CPU处理器中断系统可编程并行I/O端口P0-3可编程串行口TXDRXDT0T1P0 P1 P2 P3 内部总线/INT0/INT1VCCRSTXTAL1 P0口XTAL2/EA/PSENALE P1口RXDTXD/INT0/INT1 P2口T0T1 P3口/WR/RDGND87C51EPROM型AT89C51ATMELFLASH型引脚图XTAL2XTAL1NC外时钟B 使用外部时钟时的电路连接（CMOC型51）XTAL1XTAL230P30P返回A 使用单片机内部震荡电路连接 51RSTVcctVT上电自动复位电路上电自动

2、复位电路RCRST端上电电压曲线端上电电压曲线1k22uF VCC51RSTVcc具有上电自动复位具有上电自动复位/按键手动复位功能按键手动复位功能复位电路复位电路1k1R2002RP3口第二功能表返回/PSEN /WR /RD P2口80C51 P0口 ALED7 Q7D0 Q0/CP/WR/RDA15 A8 64K A7 RAM D0 A0 D7/OEA15 A8 64KA7 ROM D0 A0 D7A7A0A15A8D0D780C51单片机片外并行扩展时的三总线提供单片机片外并行扩展时的三总线提供51单片机片内ROM4K片内RAM256B片外RAM64K片外ROM64K000HFFFH0

3、000HFFFFH0FFFH1000H返回0100HSER_INT0SER_T0SER_S0000H0003H000BH0013H001BH0023H什么是中断入口地址？什么是中断入口地址？符号地址符号地址特殊功能特殊功能寄存器寄存器SFR通用数据通用数据存储器存储器80H7FH00HFFH片内数据存储器 片外数据存储器256B 64KB片外数据片外数据存储器存储器64KB0000HFFFFH注意：1,访问片内访问片内RAM20H存储单元；存储单元；MOV A,20H2,访问片外访问片外RAM存储单元；存储单元； MOV R0,#20hMOVX A,R03,尽管片内与片外的尽管片内与片外的RA

4、M单元单元 的的00H-FFH地址相重叠但由地址相重叠但由于指令的不同不会发生地址于指令的不同不会发生地址混乱。混乱。SFR高128B低128B0FFH80H7FH00H片内片内RAM位寻址区3区2区1区0区通用区08H07H00H7FH30H2FH20H1FH18H17H10H0FH四个四个工作寄存器区工作寄存器区每区包含八个工作寄存器：每区包含八个工作寄存器：R0-R7位寻址区位寻址区16个单元个单元20H-2FH，共有共有128个可位寻址位。个可位寻址位。位地址：位地址：00H-7FH注意：位地址与字节地址的区别注意：位地址与字节地址的区别通用的通用的RAM区（包含栈区）区（包含栈区）地

5、址：地址：30H-7FHRAM地址07H06H05H04H03H02H01H00H返回上一次2FH20H字节地址位地址返回SFR高128B低128B0FFH80H7FH00H特殊功能寄存器特殊功能寄存器SFR在片内在片内RAM中的位置中的位置片内片内RAM注:表中黄色的单元黄色的单元为可按位寻址按位寻址的字节A1PA0PSP=60H(执行前61HRAMFFH累加器A堆栈操作示意图SP 始终指向有意义的单元始终指向有意义的单元FFHSP=61H(执行后60HSP=61H(执行前）61H60HRAMFFH累加器A堆栈操作示意图SP 始终指向有意义的单元始终指向有意义的单元FFHSP=60H(执行后

6、）TH0TL0CPU输入/输出端口外部设备输入/输出端口成为CPU与外部设备进行数据交换的桥梁80C51单片机单片机内部总线端口引脚继续/PSEN /WR /RD P2口80C51 P0口 ALED7 Q7D0 Q0/CP/WR/RDA15 A8 64K A7 RAM D0 A0 D7/OEA15 A8 64KA7 ROM D0 A0 D7A7A0A15A8D0D780C51单片机片外并行扩展时的三总线提供单片机片外并行扩展时的三总线提供D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)VccD Q 锁存器CL

7、/QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)VccD Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)Vcc结构图D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)VccD Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)VccP口单片机的引脚设计为单片机的引脚设计为输入时使用输入时使用M

8、OV指令指令结构图D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)VccP0.0JVDD返回结构图P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=1时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=1时)(1) 地址地址/数据输出数据输出控制电路的控制电路的“控制控制”=1, MUX接向接向“地址地址/数据数据”信号信号;地址地址/数据信息通过数据信息通过“地址地址/数据数据”线经反相器送至下线经反相器送至下FET输出。输

9、出。与门打开与门打开,输出极的两个输出极的两个FET都处于正常的工作状态都处于正常的工作状态,不用外加上拉电阻。不用外加上拉电阻。D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=1时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=1时)(1) 地址地址/数据输出数据输出输出的地址输出的地址/数据信息为数据信息为1:与门输出为与门输出为1，上方的场效应管导通，下方的场效应管截止，上方的场效应管导通，下方的场效应管截止，P0.x引脚输出为引脚输出为1；上方的场效应管起到内部上拉电阻的作用。上方的场效应管起到内部上拉电阻的作用。输出的地址输出的地址/数据信息为数据信息为0:

10、上方的场效应管截止，下方的场效应管导通，上方的场效应管截止，下方的场效应管导通，P0.x引脚输出为引脚输出为0。输出电路是上、下两个场效应管形成的推拉式结构，提高负载能力；输出电路是上、下两个场效应管形成的推拉式结构，提高负载能力；(2 )数据输入数据输入对应的对应的“控制控制” =0，MUX接通锁存器的接通锁存器的/Q端。端。P0口作为地址口作为地址/数据复用方式访问外部存储器时，数据复用方式访问外部存储器时，CPU自动向自动向P0口写入口写入FFH，使下方场效应管截止，上方场效应管，使下方场效应管截止，上方场效应管由于控制信号为由于控制信号为0也截止，从而保证数据信息的高阻抗输入，从外部存

11、储器输入的数据信息直接由也截止，从而保证数据信息的高阻抗输入，从外部存储器输入的数据信息直接由P0.x引脚通过输引脚通过输入缓冲器进入内部总线。入缓冲器进入内部总线。D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)(2 )数据输入数据输入具有高阻抗输入的具有高阻抗输入的I/O口具有高电平、低电平和高阻抗口具有高电平、低电平和高阻抗3种状态。种状态。P0口作为地址口作为地址/数据总线使用时是一个真正的双向端口。数据总线使用时是一个真正的双向端口。 D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=

12、0时)读锁存器读锁存器读引脚内部总线写锁存器MUX (控制=0时)返回结构图D Q 锁存器CL /QP1.x引脚Vcc读锁存器读引脚内部总线写锁存器内部上拉电阻D Q 锁存器CL /QP2.x引脚Vcc地址控制读锁存器读引脚内部总线写锁存器MUX (地址/数据=0)内部上拉电阻返回上一次D Q 锁存器CL /QP3.x引脚第二输出功能读锁存器读引脚内部总线写锁存器Vcc返回第二输入功能P0、P1、P2、P2作作通用通用I/O口口使用时的注意事项使用时的注意事项继续返回TS1S1S6S5S4S3机器周期TS1S1S6S5S4S3机器周期ROMROMROM单字节指令双字节指令三字节指令机器周期读操

13、作码一读操作码丢弃 ALE返回S1S2S6S5S4S3T震荡周期INC A OP2-2OP2-1n+1n程序ROMPC返回ADD A, #DATAS1S2S6S5S4S3机器周期读操作码一读操作码二ALET震荡周期S1S2S6S5S4S3机器周期1读操作码读无效S1S2S6S5S4S3读无效读无效机器周期2ALE返回/PSEN /WR /RD P2口80C51 P0口 ALED7 Q7D0 Q0/CP/WR/RDA15 A8 64K A7 RAM D0 A0 D7/CSA15 A8 64KA7 ROM D0 A0 D71004HPC2000HDPTR外部ROM外部RAMS1S2S6S5S4S3S1S2S6S5S4S3ALEPsenA15-A8(PC)=10HA15-A8(DPH)=20H04H0