简易存储示波器的设计与实现

1、 简易存储示波器的设计与实现摘要本系统基于单片机最小系统，以高速模数转换器TLC5510为核心，利用CPLD构成高速逻辑控制器件控制高速A/D芯片采样转换和双口RAM存储数据、回放波形。本系统主要由七个子模块电路构成：前级程控放大电路、TLC5510高速采样电路、基于CPLD的高速逻辑控制电路、数据存入与读出的双口RAM电路、AD7523 D/A转换电路、触发电路、单片机最小系统。系统实现了单/双踪显示、多触发方式、波形存储等多种功能。系统硬件设计应用了EDA工具，软件设计采用模块化编程方法。 关键字 程控增益放大 高速模数转换器 数模转换器 双口RAM CPLD 一、 方案设计与论证 1.1

2、 总体方案设计 数字存储示波器是可以方便的实现对模拟信号进行存储，并能利用微处理器对存储数据做进一步处理的示波器，它具有实时显示和存储两种工作模式，其实时采样工作方式决定了系统设计方案必须采用高速数据的采集和处理技术，因而，高速数据采集、存储和回放电路的设计成为系统设计的难点。由于受单片机时钟频率的限制，数据采集过程必须由高速逻辑器件控制，因此本设计以高速A/D转换器TLC5510为核心，利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换，并利用双口RAM存储数据、回放波形。总体方案设计如图1所示Y输入示波器X输入D/A转换RAMR/WA/D转换衰减放大输入信号 CPLD产生控制部分

3、D/A转换触发方式 图1 CPLD高速逻辑控制实现简易数字存储示波器原理框图1. 2模块电路设计1.2.1前级信号处理模块的设计利用模拟开关MAX333A构成单、双踪切换及程控放大电路。此模块的主要功能是控制两路信号的分时选通，并对输入信号的幅值进行程控放大，使输入信号的幅度满足模数转换器所要求的动态转换范围，并满足垂直灵敏度指标要求。CH1、CH2两路波形信号分别经过OP07构成的射随器后，输入到模拟开关MAX333A，由CPLD产生的地址信号的最低位AR0控制CH1和CH2的高速轮流切换。分时采样两路信号。程控放大单元运用宽带运放构成放大器，高频信号失真很小，并且由精密电位器构成反相放大电

4、路，完成输入信号的0.25倍、2.5倍、25倍精确放大。后级运放实现+1.6V 电平抬升，以满足模数转换的0.6V2.6V动态范围（原因见下面分析）。具体电路设计框图如图2所示 二 CH1 射随器 选 三档程控 一倍反相 一 放大和+1.6V 限伏电路 ADC CH2 射随器 开 反相放大 电平抬升 关 图2 前级信号处理设计框图具体实现电路图如图3所示图3 三档程控增益放大电路图1.2.2数据采集电路设计本系统采用高速模/数转换器TLC5510，此款ADC的最高采样速率为20Msps。Vref（B）Vref（T）的动态转换范围。CLK端上升沿开采样。输出使能端OE接低电平时，在2.5个CLK

5、周期后，采样量化数据自动呈现在数据线上。TLC5510的工作时序图如图4所示 图4 TLC5510工作时序图编码方式如表1所示输入电压范围 输出数字编码MSB LSB Vref（B） Vref（T）0 0 0 0 0 0 0 0。0 1 1 1 1 1 1 11 0 0 0 0 0 0 0。1 1 1 1 1 1 1 1表1 TLC5510编码方式设计中，AD芯片采用内部参考电压，ref(B) 0.6V; ref(B) 2.6V；动态转换范围为0.6V2.6V。具体连接电路图如图5所示1.2.3 CPLD高速逻辑控制器高速控制部分电路由四个子模块组成：扫描时间因数t/div控制器，触发功能控制

6、器，写地址计数器，读地址计数器。这四部分电路均由CPLD设计完成，内部逻辑模块可表示如图6所示图6 CPLD高速逻辑控制单元框图各模块基本功能如下所述：·扫描时间因数t/div控制器实际上是一个时基分频器，用于控制A/D转换采样速率以及存储器的写入速度。采用稳定度较高的40MHz有源晶振。将其作为CPLD的时钟基准输入。在CPLD中，先对其进行4分频。目的是保证较高的相位稳定度。再由CPLD生成一个分频比可调的分频器，将分频后的10M时钟进行可调分频，得到不同的采样时钟。因此这一模块除有源晶振以外，其余部分均在CPLD中实现。·触发功能控制器实现了单次触发、电平触发和连续触

7、发功能，体现了数字存储示波器的一大优点。具体实现电路见触发电路设计说明。·写地址计数器用来产生写地址信号，它由CPLD生成二进制的计数器，计数器的位数由存储长度来确定。写地址计数器的计数频率与A/D转换器的取样时钟频率相同，产生写地址数据送至双口RAM的地址线。·读地址计数器用来产生读地址信号，它由CPLD生成二进制的计数器，产生读地址信号将数据从双口RAM中读出。1.2.4 双口RAM读写采样数据AD采样量化数据由双口RAM存储。IDT7134有两组相互隔离的数据线、地址线、片选线和读写控制线。它们可以对RAM内部的存储单元同时进行读写操作。并且互不影响，这样就解决了高速

8、存取和读取的问题。存储数据线与AD采样量化输出数据线相连，读出数据线与列扫描DA数据线相连。存储与读出的地址线受CPLD控制。具体连接图如图7所示图7 双口RAM连接图1.2.5 触发电路设计本设计实现了单次触发、电平触发和连续触发功能。其中电平触发可以选择CH1、CH2和外部输入信号三路信号触发。·单次触发存储显示方式每按动一次“单次触发”键，启动CPLD控制AD开采样200点并存储采样数据。读地址线循环读出此200点数据，连续送显示。·电平触发显示方式利用高速比较器MAX921，产生比较脉冲。上升沿启动AD开采样200点并存储采样数据，读地址线循环读出此200点数据，同

9、时送显示。AD采样过程中，屏蔽触发脉冲。触发电平正负5V可调。电平触发原理图如图8所示图8 电平触发原理图具体实现电路图如图9所示图9 电平触发电路图·连续触发显示方式连续触发方式下，仪器能对信号进行采集、存储并实时显示。1.2.6 行/列扫描电路设计由高速数/模转换器AD7523，构成行/列扫描电路核心。·行扫描电路 CPLD内的地址累加器的输出控制AD7523不断输出锯齿波，后级是一个加法电路，调节电位器，可以实现对输出锯齿波的直流电平移动。达到调节显示器上波形左右位置平移的功能。具体电路如图10所示图10 行扫描电路图 ·列扫描电路由AD7532、模拟开关和

10、电平调节电路构成列扫描电路。双口RAM右端的数据口输出数据送AD7532，后级两个电平跌价调节电路，调节电位器可以实现对CH1和CH2两个通道输出波形的上下平移。模拟开关MAX333A实现单/双踪切换功能。具体电路如图11所示图11 列扫描电路图1.2.7 输出信号与模拟示波器的连接显示采样模拟示波器的XY方式，在XY方式下，示波器的垂直轴和水平轴的偏转电压由外部提供。屏幕上每一个位置都有对应的一个XY坐标。因此，只要提供波形的坐标数据，经D/A转换送至X、Y轴即可，显示时，地址计数器以固定的频率循环计数，地址信号直接送至行扫描DA，产生周期锯齿波，对应X轴偏转电压；双口RAM数据送至列扫描D

11、A，对应Y轴偏转电压。具体输出信号如图12所示图12 显示原理图二、 理论分析与参数计算2.1 程控放大器增益 程控增益放大器的放大倍数要求满足垂直灵敏度指标，同时兼顾系统输入信号和AD输入信号幅值范围。 指标要求设置0.01V/div、0. 1V/div、1V/div三档垂直灵敏度，系统输入信号范围为4V4V；AD输入信号幅度为0.62.6V。综合以上指标，设置三档放大倍数分别为0.25倍、2.5倍、25倍，其中0.25倍放大倍数对应1V/div垂直灵敏度； 2.5倍放大倍数对应0.1V/div垂直灵敏度；25倍放大倍数对应0.01V/div垂直灵敏度。2.2 采样率Fs与扫描时间因数在固定

12、存储深度M的条件下，采样速率Fs与扫描时间因数S成反比。关系是 10S×FsM 取M=200，则Fs20/S 设计扫描时间因数从20uS/div200mS/div，共有13档，覆盖题目要求的3档扫描时间因数。依据上式，计算对应的采样速率如表2所示S(/div)20uS40uS100uS200uS500uS1mS2mSFs(KHz)1000500200100402010S(/div)5mS10mS20mS50mS100mS200mSFs(KHz)4210.40.20.1 表2 扫描时间因数与采样速率对照表值得注意的是：采样速率的获得是对时基信号进行可调分频得到的。实际设计中需要对输入分

13、频器的10MHz信号进行可调分频得到上表所列采样速率。2.3 A/D芯片的选取A/D芯片的位数取决于垂直分辨率，指标要求垂直分辨率为32级/div，示波器满刻度为8格。垂直方向上应该有32×825628量化级，因此A/D转换器的位数不应该低于8位。此外，从表2可知，A/D转换器的采样率不应低于1MHz，本设计采样8位并行高速A/D转换器TLC5510，最高采样率为20MHz，满足采样率要求。2.4 输入信号峰峰值测量通过89C51读取并分析RAM中的数据，判断最大值、最小值，由此可以计算出峰峰值。三、 软件设计3.1 系统软件主程序流程图 开始系统初始化按键功能选择 单 连 电 单

14、双 峰 显示 显示 自动 次 续 平 踪 踪 值 采样 放大 量程 触 触 触 显 显 显 速率 倍数 转换 发 发 发 示 示 示 显示波形 图13 系统软件主程序流程图3.2 CPLD高速逻辑控制单元设计 3.2.1分频比可调分频器设计 使用VHDL语言描述分频比可调的分频器，其基本思想是：在分频器内部串联数个小的分频器，分别可以实现2、4、5、10等分频，利用D0D5和Sel0、Sel1控制端口和二选一单元器件选择各分频器是否接入，以此实现分频可调的功能。 3.2.2读/写地址累加器设计 读/写地址累加器实际上是对采样脉冲的循环计数。循环周期等于存储深度。四、 系统测试4.1测试使用仪器

15、 ·示波器YB4324 ·数字万用表FLUKE 17B ·万利单片机仿真机 ·泰克信源AFG310 ·直流稳压电源DH1718D-2 ·泰克数字存储示波器TDS10024.2测试方法与步骤将泰克信源，泰克数字存储示波器，模拟示波器按图14所示与被测系统连接好，打开仪器电源开关，给仪器预热。然后打开开关电源，用数字万用表量出电源输出值，并调整到所需的幅度范围内，接着关上电源，接上自制系统的供电端子，再打开电源，给系统供电，进行系统测试。图14 系统测试原理图 （1）单次触发存储显示方式的测试 将自制的示波器设置好扫描时间因数，调整触发电

16、平，按下单次触发键，用自制的示波器和泰克存储示波器同时对被测周期信号或单次非周期信号进行一次采集与存储，比较两幅波形，发现波形无明显失真。（2）连续触发存储显示方式的测试 将自制的示波器设置好扫描时间因数，调整触发电平，按下连续触发存储键，用自制的示波器和泰克存储示波器同时对被测周期信号或单次非周期信号进行连续的采集与存储并实时显示，比较两幅波形，发现波形无明显失真。（3）触发功能的测试 设置好自制示波器的触发电平，从CRT上观察波形，调节示波器的触发电平，发现对同一周期信号触发点发生变化。（4）扫描时间因数的测试 设置好扫描时间因数，采集存储并回放一幅周期性信号，估算出CRT上周期性信号一个

17、周期所占的水平刻度m div，并根据设置的扫描时间因数，算出周期信号的频率，与泰克数字存储示波器测得信号的频率进行比较，估算出误差，误差小于2。（5）垂直灵敏度的测试 将垂直灵敏度置为1v/div，输入一个两伏的直流信号，读出示波器上直流电平的偏移量，估算出直流电压值，与实际值相比较，估算出误差。其它垂直灵敏度分档的测试上述原理同样进行。 （6）双踪显示的测试 输入两路信号待测信号，用自制的示波器和泰克数字存储示波器同时的对其进行双踪显示，观测、比较两幅波形，发现波形无明显失真。（7）波形参数的测量 用泰克信源输出一个待测信号，用自制的示波器和泰克数字存储示波器同时的对其进行峰峰值的测量，比较测量数据，估算出误差。五、 键值表表2为键盘布局 空键1 空键2 空键3 7 8 9 4 5 6 1