第1章 数字电路和集成逻辑门电路习题解答

1、思考题与习题1-1 填空题 1）三极管截止的条件是 UBE 0V 。三极管饱和导通的条件是 IBIBS 。三极管饱和导通的IBS是 IBS（VCCUCES）/Rc 。2）门电路输出为 高 电平时的负载为拉电流负载，输出为 低 电平时的负载为灌电流负载。3）晶体三极管作为电子开关时，其工作状态必须为 饱和 状态或 截止 状态。4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、0.5V 。74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V 。5）OC门称为 集电极开路门 门，多个OC门输出端并联到一起可实现 线与 功能。6） C

2、MOS 门电路的输入电流始终为零。7） CMOS 门电路的闲置输入端不能 悬空 ，对于与门应当接到 高 电平，对于或门应当接到 低 电平。 1-2 选择题1） 以下电路中常用于总线应用的有 abc 。A.TSL门 B.OC门 C.漏极开路门 D.CMOS与非门 2）TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。A.N=5 B.N=10 C.N=20 D.N=40 3）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。A.微功耗 B.高速度 C.高抗干扰能力 D.

3、电源范围宽 4）三极管作为开关使用时，要提高开关速度，可 D 。A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 5）对于TTL与非门闲置输入端的处理，可以 ABD 。A.接电源 B.通过电阻3k接电源C.接地 D.与有用输入端并联6）以下电路中可以实现“线与”功能的有 CD 。A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 7）三态门输出高阻状态时， ABD 是正确的说法。A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 8）已知发光二极管的正向压降UD = 1.7V，参考工作电流ID = 10mA， 某TTL 门输

4、出的高低电平分别为UOH = 3.6V，UOL = 0.3V，允许的灌电流和拉电流分别为 IOL = 15mA，IOH = 4mA。则电阻R应选择 D 。A.100 B. 510 C.2.2 k D.300 图1-60 题1.17 图9）74HC×××系列集成电路与TTL74系列相兼容是因为 C 。A.引脚兼容 B.逻辑功能相同 C.以上两种因素共同存在 10）74HC电路的最高电源电压值和这时它的输出电压的高、低电平值依次为 C 。A.5V、3.6V、0.3V B.6V、3.6V、0.3V C.6V、5.8V、0.1V 1-3 判断题 1）普通的逻辑门电路的输出

5、端不可以并联在一起，否则可能会损坏器件。（ ）2）集成与非门的扇出系数反映了该与非门带同类负载的能力。（ ）3）将二个或二个以上的普通 TTL 与非门的输出端直接相连，可实现线与。（ × ）4）三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ × ）5）TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。（ ）6） 当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）7）TTL集电极开路门输出为时由外接电源和电阻提供输出电流。（ ）8） CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（ ）9） CMOS或非门与TTL或非门的逻辑功能完全

6、相同。（ ）1-4 试判断图1-50所示各电路中三极管工作处在什么状态，分别求出它们的基极电流、集电极电流，并求出。图1-50 题1-4图解：假设三极管集电极-发射极饱和压降（a），饱和电流所以三极管处于放大状态，则，(b) ，饱和电流所以三极管处于饱和状态，则，（c）等效输入电压，等效输入电阻，则，饱和电流所以三极管处于放大状态，则，（d），（e）假设三极管处于放大状态，饱和电流所以三极管处于放大状态，则，1-5 为什么TTL与非门电路的输入端悬空时，可视为输入高电平？对与非门和或非门而言，不用的输入端有几种处理方法？ 答：从TTL与非门的输入端负载特性可知，当其输入端所接电阻大于其开门电阻

7、时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用的输入端有三种处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。1-6 电路如图1-51所示，其中与非门、或非门为CMOS门电路。试分别写出图中、的逻辑表达式，并判断如图所示的连接方式能否用于TTL电路。图1-51 题1-6图解：，。，1-7 图1-52所示的TTL门电路中，输入端1、2、3为多余输入端，试问哪些接法是正确的？图1-52 题1.7图答：图a、b、d、e、g是正确的。1-8 电路如图1

8、-53所示，试写出各电路的逻辑表达式。 a) b) c) d)图1-53 题1.8图答：，1-9 图1-54所示电路是用TTL反相器74LS04来驱动发光二极管的电路，试分析哪几个电路图的接法是正确的，为什么？设LED的正向压降为1.7，电流大于1m时发光，试求正确接法电路中流过LED的电流。图1-54 题1.9图解：b图和d图的接法是正确的，因为其它两种接法的工作电流不满足要求。b图，当输出为高电平时，流过LED的电流大于；d图，当输出为低电平时，流过LED的电流大于。1-10 电路如图1-55所示，测得各引脚的逻辑电平如表1-15所示，试分析该电路是否有问题？如果有问题，则分析哪一个门电路

9、发生了故障？图1-55 题1.10图表1-15 各引脚的逻辑电平引脚逻辑电平1高2低3低4低5低6高7低8高9低10低11低12低13高14高答：第2、5个非门发生故障。1-11 图1-56所示，在测试TTL与非门的输出低电平时，如果输出端不是接相当于8个与非门的负载电阻，而是接，会出现什么情况，为什么？图1-56 题1-11图 答：此时，输出低电平会超过允许值，因为，当负载电流太大时，与非门输出级的驱动管（发射极接地的三极管）的饱和条件将不再满足，管子会处于放大状态，集电极电位会上升，即输出电平上升。1-12 具有推拉输出级的TTL与非门输出端是否可以直接连接在一起？为什么？答：不可以直接连

10、接在一起。如果一个门导通，另一个门截止，其输出级工作电流很大，可能会损坏器件。1-13 如图1-57图所示为TTL与非门组成的电路，试计算门G1能驱动多少同样的与非门电路。要求G1输出高、低电平满足VOH3.2V，VOL0.4V。与非门的输入电流为IIL-1.6mA, IIH40A。VOL0.4V时输出电流最大值为IOL(max)16mA, VOH3.2V时输出电流最大值为IOH(max)0.4mA。G1的输出电阻忽略不计。图1-57 题1-13图解：当一个TTL与非门的所有输入端并联起来时，总的高电平输入电流为nIIH，而低电平电流则为IIL。当输出低电平时，N个负载门灌入的电流不得超过IO

11、L(max)，即也就是说当输出高电平时，N个负载门拉出的电流不得超过，即也就是说，故门G1能驱动5个同样的与非门电路1-14 电路如图1-58a、b、c所示，已知、波形如图1-58 d)所示，试画出相应的Y输出波形。 a） b) c) d)图1-58 题1-14 图答：a)与非门的功能 b)输出始终为高阻 c)输出为高阻1-15 如图1-59 a)所示电路，是用门驱动发光二极管的典型接法。设该发光二极管的正向压降为1.7，发光时的工作电流为10m，非门7405和74LS05的输出低电平电流分别为16m和8m。试问： 1）应选用哪一型号的门？2）求出限流电阻的数值。3）图1-59 b)错在哪里？

12、为什么？图1-59 题1-15图解：1）应选用7405。 2），R应选用300欧姆的电阻。 3）OC门在使用时，输出端必须接上拉电阻到电源正极，否则，其输出的两种状态则分别为低电平和高阻态。b图中输出端与电源正极之间没有接上拉电阻，所以，所接的发光二极管不管是什么情况均不会发光。1-16 如图1-60所示电路，试写出输出与输入的逻辑表达式。图1-60 题1-16图答：1-17 画出图1-61所示三态门的输出波形。图1-61 题1-17图 a) 电路 b)输入波形b)1-18 如图1-62所示为一继电器线圈驱动电路。要求在vIVIH时三极管V截止，而vI0时三极管饱和导通。已知OC门输出管截止时

13、的漏电流IOH100A，导通时允许流过的最大电流IOL(max)10mA，管压降小于0.1V，导通内阻小于20。三极管50，饱和导通内阻RCE(sat)= 20。继电器线圈内阻240，电源电压VCC12V、VEE=8V，R2=3.2k，R3=18k，试求R3的取值范围。图1-62 题1-18图解：时，OC门输出低电平，使三极管T截止，设IR1方向自上而下，设IR2方向自左而右，OC门的负载电流IOL方向自右而左，则于是时，OC门输出高电平，使三极管T饱和导通，设其饱和压降，三极管的集电极电流其基极电流应满足设的方向从右到左，的方向自上而下，则由得综上所述1-19 电路如图1-63所示。1）无论

14、开关接于“1”还是“0”，或非门的输出端引脚1始终输出低电平。该电路是否存在问题，如有问题，问题是出在反相器还是出在或非门上？2）当开关接于“0”时，如果或非门的引脚2和引脚3状态均为低电平，则电路是否正常？如不正常，故障出现在哪里？图1-63 题1-19图答：1）没有问题 2）反相器1-20 电路如图1-64所示。试分析电路，写出输出函数F1、F2的逻辑表达式。图1-64 题1-20图思考题与习题题解2-1 将下列二进制数分别转换成十六进制数和十进制数（1）100110 （2）100101101（3） （4）解：（1） (2) (3) (4) 2-2 将下列十进制数转换为二进制数 (1) 1

15、2 (2) 51 (3) 105 (4) 136解：（1） （2）（3） （4）2-3 将下列十六进制数转换成等效的二进制数和十进制数（1）(BCD) H （2）(F7) H （3）(1001) H （4）(8F) H解：（1） (2) (3) (4) 2-4 写出下列十进制数的8421BCD码（1）2003 （2）99 （3）48 （4）12解：（1）（2003）(10)=（0010 0000 0000 0011）8421BCD （2）（99）(10)=（1001 1001）8421BCD （3）（48）(10)=（0100 1000）8421BCD （4）（12）(10)=（0001 00

16、10）8421BCD2-5 写出习题2.5图（a）所示开关电路中和、之间的逻辑关系的真值表、函数式和逻辑电路图。若已知变化波形如习题2.5图（b）所示，画出、的波形。（a）电路图（b）A、B、C变化波形（c）F1、F2输出波形习题2.5图解：设输入变量、表示开关的状态，开个闭合用逻辑1表示，开个断开用逻辑0表示。输出变量表示灯的状态，灯亮用逻辑1表示，灯灭用逻辑0表示。由此可列出开关电路的真值表如习题2.5表所示。习题2.5表 开关电路的真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10000011100011111根据真值表可得函数的表达式最后根据、波

17、形，画出、的波形如习题2.5（c）所示。2-6 用逻辑代数的基本公式和常用公式证明下列各等式（1）(2) (3) (4) 解：（1）(2)根据上题的结果(3) (4)根据吸收律2-7 试画出用与非门和反相器实现下列函数的逻辑图 （1）（2）（3）（4） 解：习题2-7通过公式转换，得出下列形式：（1）对应习题2-7图（a）；（2）对应习题2-7图（b）；（3）对应习题2-7图（c）；（4）对应习题2-7图（d）。（1）（2）（3）（4） （a） （b）（c） （d）习题2-7图2-8 用真值表验证下列等式（1) （2） 解：（1）ABCA+BC(A+B)(A+C)000000010001000

18、0111110011101111101111111（2）AB00110100100011112-9 试根据逻辑函数的真值表（见表2.9），分别写出它们的最简与或表达式表2.9 题2-9表 0 0 0010 0 1000 1 0100 1 1011 0 0111 0 1001 1 0011 1 110解： 2-10 将下列函数展开为最小项表达式 (1) (2) 解：(1) (2) 2-11 将以下逻辑函数分别化成与非-与非式和或非-或非式(1) (2) (3) (4) 解：(1)与非-与非式或非-或非式(2)与非-与非式或非-或非式(3)与非-与非式或非-或非式(4)与非-与非式或非-或非式2-

19、12 用卡诺图表示以下逻辑函数并写成最小项之和的形式 (1) (2) (3) (4) 解：(1) 卡诺图如图2.12(a)所示。图2.12(a)函数的最小项之和形式：(2) 卡诺图如图2.12(b)所示。图2.12(b)函数的最小项之和形式：(3) 卡诺图如图2.12(c)所示。 图2.12(c)函数的最小项之和形式：(4) 卡诺图如图2.12(d)所示。 图2.12(d)函数的最小项之和形式：2-13 用公式化简法化简以下逻辑函数(1) (2) (3) (4) 解：(1) （含项多余） （据） (2) （非因子余） （据）(3) （2次求反） （狄·摩根定律） （据） （狄

20、3;摩根定律）(4) （配项） （展开） （含项多余） （据）2-14 用卡诺图化简法化简以下逻辑函数(1)(2) (3) (4) (5) (6) (7) 约束条件 (8) 约束条件 解：(1)、(2) (3)、(4) (5)、(6) (7)、(8) 2-15 试用二进制补码运算方法计算下列各式 (1) 5+7 (2) 14-9 (3) -14+9 (4) -14-9解：（1） +5 0 00101 +7 0 00111 +12 0 01100（2） +14 0 01110 - 9 1 10111 +5 0 00101 （3） -14 1 10010 + 9 0 01001 -5 1 1101

21、1（4） -14 1 10010 - 9 1 10111 -23 1 01001思考题与习题与题解3-1 填空题1.若要实现逻辑函数，可以用一个 1 与或 门；或者用 三 个与非门；或者用 四 个或非门。 2.半加器有 2 个输入端， 2 个输出端；全加器有 3 个输入端， 2 个输出端。3. 半导体数码显示器的内部接法有两种形式：共 阴极 接法和共 阳极 接法。4. 对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。3-2 单项选择题 1.组合逻辑电路的输出取决于（ A ）。 A输入信号的现态 B输出信号的现态 C输入信号的现态和输出信号变化前的状态 2.编码器译码器

22、电路中，（ A ）电路的输出是二进制代码。 A编码 B译码 C编码和译码 3.全加器是指（ C ）。 A两个同位的二进制数相加 B不带进位的两个同位的二进制数相加 C两个不同位的二进制数及来自低位的进位三者相加 4.二-十进制的编码器是指（ B ）。 A将二进制代码转换成09十个数字 B将09十个数字转换成二进制代码电路 C二进制和十进制电路5.二进制译码器指（ A ）。A将二进制代码转换成某个特定的控制信息 B将某个特定的控制信息转换成二进制数 C具有以上两种功能6. 组合电路的竞争冒险是指（ B ）。A输入信号有干扰时，在输出端产生了干扰脉冲 B输入信号改变状态时，输出端可能出现的虚假信号

23、 C输入信号不变时，输出端可能出现的虚假信号3-3 组合电路如图图3.45所示，分析该电路的逻辑功能。图3.45 题3-3图解：（1）由逻辑图写出逻辑表达式： 图(a) 图(b) （2）由表达式列出真值表，见表3-1 (a)、(b)。表3-1(a) 表3-1(b) （3）分析逻辑功能：由真值表(a)可知，当三个变量不一致时，电路输出为“1”，所以该电路称为“不一致电路”。由真值表(b) 可知，在输入四个变量中，有奇数个时，输出为“”，否则为“”。因此该电路为四位判奇电路，又称为奇校验器。3-4 组合电路如图图3.46所示，分析该电路的逻辑功能。图3.46 题3-4图解：（1）由逻辑图写出逻辑表

24、达式： 图(a) 图(b) （2）虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实这两个电路的逻辑功能是相同的，列真值表如下，见表3-2。表3-2 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1（3）分析逻辑功能：由真值表可知，该电路为全加器，为全加器的和，而是进位信号。3-5 已知输入信号a、b、c、d的波形如图3.47所示，选择集成逻辑门设计实现产生输出波形的组合电路。图3.47 题3-5图解：根据波形图，列出真值表如表3-3所示。表3-3 a b c da b c d012345670 0 0 00

25、 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 100110010891011121314151 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111110将逻辑函数填入卡若图，如图3-5(a)所示，经简化可得，画出电路图如图3-5(b)所示。 图3-5(a) 图3-5(b)3-6 是设计一个4输入、4输出逻辑电路。当控制信号时，输出状态与输入状态相反；时，输出状态与输入状态相同。解：设为输入变量，为对应的输出变量，为控制信号。根据已知条件：时，,时，,（） 于是，可得： 既有 由于

26、一般多用异或门，所以改写上式于是可以得到逻辑电路图如图3-6所示。图3-63-7 利用两片8线-3线优先编码器74HC148集成电路构成的逻辑图如图3.48所示。图3.48 题3-7图（1）试分析电路所实现的逻辑功能。（2）指出当输入端处于下述几种情况时，电路的输出代码。 (a) 当输入端为0，其余各端均为1时；(b) 当输入端为0，其余各端均为1时；(c) 当输入端和为0，其余各端均为1时。（3）试说明当输入端全为高电平1时和当而其余各端为高电平1时，电路输出状态的区别。解：（1）由图分析， 电路构成16线-4线优先编码器，输出端为优先编码标志，当时表明输出代码为优先编码输出。（2）不同输入

27、时，电路输出状态分析：(a) ，低位片工作，该片，总编码输出，即。(b) ，高位片工作，该片，总编码输出，即。(c) ，则优先编码，高位片工作，该片，总编码输出，即。（3）输入端全为高电平1时和仅，电路输出状态分析如下：在这两种输入条件下，高位片与低位片输出，不同的是：当输入端全为高电平1时，两片均为1，总编码输出，即，且，表明两片均无键操作，输出代码无效；当仅，低位片工作，该片，总编码输出，即，但，表明有键操作，输出代码有效。3-8 试写出图3.49电路所示输出的逻辑函数式。图3.49 题3-8图解：由图直接可以写出表达式如下： 3-9 电路如图3.50所示，问图中哪个发光二极管发光。图3.

28、50 题3-9图解：由图可知，74HC283为加法器，运算结果为1001，74HC85为4位数据比较器，比较结果，所以输出端，故LED3发光二极管发光。3-10 某雷达站有3部雷达，其中和功率消耗相等，的功率是的两倍。这些雷达由两台发电机和供电，发电机的最大输出功率等于雷达的功率消耗，发电机的最大输出功率是的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。解：根据题意分析可知，。列表3-10：表3-10 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 11 00 11 00 10 11 1根据真值表，可得卡诺

29、图如3-10(a)(b)。图题解3-10由卡诺图(a)、(b)可得、的逻辑表达式： 所以，逻辑电路图如图解3-10(c)所示。图3-10(c)3-11 某化学实验室有化学试剂24种，编号为124号，在配方时，必须遵守下列规定：（1）第1号不能与第15号同时用；（2）第2号不能与第10号同时用；（3）第5、9、12号不能同时用；（4）用第7号时必须同时配用第18号；（5）用第10、12号时必须同时配用第24号。请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警指示信号。解：设24种化学试剂的代号分别为，并设有某号试剂时逻辑为1，反之为逻辑0，则由题意可得：由（1）得，由（2）得；由（3）得

30、，由（4）得；由（5）得；则发出报警信号为：，得电路图如图题解3-11所示。图3-113-12 设计一个如图3.51所示五段LED数码管显示电路。输入为、，要求能显示英文Error中的三个字母、r、o（并要求=1时全暗），列出真值表，用与非门画出逻辑图。图3.50 题3-12图解：设、为输入变量，根据题意，列出真值表如表3-12所示。表3-12 字母形状输 入输 出 a b c d eEro暗0 00 11 01 11 0 1 1 11 0 0 1 01 1 1 1 00 0 0 0 0由真值表写出各输出端的逻辑表达式如下：， ， ， 。电路图如图3-12所示。图3-123-13 4位数值比较

31、器74HC85集成电路应用。（1）试用一片74HC85器件和必要的门电路实现2个5位二进制数的并行比较电路。（2）试用两片74HC85器件和必要的门电路实现3个4位二进制数的比较电路，并能判别：3个数是否相等；若不等，数是否最大或最小。解：（1）根据题意，将2个5位二进制数中的高四位，即和分别接入比较器的两参比数据输入端，而将和分别与的结果相或非后接至比较器级联输入端和上，并将接至比较器级联输入端上。电路图如图3-13(a)所示。图3-13(a)（2）根据题意，为了实现3个4位二进制数的比较，并按要求进行判别，可将A与B，A与C分别在两片74HC85器件中进行比较，并用门电路将两片比较器的输出

32、组合成3种结果，即，。若且，则有，；若且，则A为最大，；若且，则A为最小，。电路图如图3-13(b)所示。图3-13(b)3-14 试用74HC153组成八选一数据选择器。解：在八选一数据选择器中，需要三个地址码，而四选一数据选择器只有两个地址码，于是需要用使能段端作为第三位地址码的输入端。其逻辑图如图3-14所示。图3-14 3-15 试用3线-8线译码器74HC138和与非门分别实现下列逻辑函数。（1）（2）解：（1） （2）电路如图3-15(a)(b)所示。图3-153-16 试用八选一数据选择器74HC151分别实现下列逻辑函数： 1） 2）解：（1） （2）电路如图3-16(a)(b

33、)所示。图3-163-17 试用3线-8线译码器74HC138和与非门实现如下多输出逻辑函数： 解：电路如图3-17所示。图3-173-18 试设计一个能实现两个1位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。 （1）用适当的门电路； （2）用3线8线译码器74HC138及必要的门电路； （3）用双4选1数据选择器74HC153及必要的门电路。解：根据题意可列出1位全加器和全减器的真值表如表3-18所示。全加和全减两种运算必须设置1控制信号，记为，并设作全加运算，作全减运算。表3-18 全加/全减器真值表M A B CICO SM A B CICO S0 0 0 00

34、0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 00 10 11 00 11 01 01 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 01 11 11 00 10 00 01 1将加/减控制信号作为一个输入变量，可得出一位全加、全减器的输出函数如下：， （1）利用门电路设计，将给定的输出函数，利用卡诺图等方式化简，并进行逻辑变换，得到：利用异或门及与或门构成的1位全加、全减运算电路，如图3-18(a)所示。图3-18(a)（2）用3线8线译码器74HC138及必要的门电路

35、设计；，电路如图3-18(b)所示。图题解3-18(b)（3）用双4选1数据选择器74HC153及必要的门电路设计： 电路如图3-18(c)所示。图3-18(c)3-19 判断图3.52所示电路是否存在险象。如果存在险象，如何克服？图3.52解：对电路图3.52(a)，其逻辑表达式为：，当，所以存在静态1险象。在函数中增加冗余项项使函数变为即可，如图3-19所示。图3-19对电路图3.52(b)，逻辑表达式为：，电路有险象。可以采用封锁脉冲消除。r思考题与习题题解4-1 判断题 1. 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（ × ）2. RS触发

36、器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）3. 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（× ）4. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ）5. D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ × ）4-2 多项选择题 1. 欲使JK触发器按=工作，可使JK触发器的输入端（ACD ）。A.J=1,K=Q B.J=Q,K= C.J=,K=Q D.J=,K=1 2. 对于T触发器，若原态=1，欲使次态=1，应使输入T=（ AD ）。A.0 B.1 C.Q D. 3. 欲使JK触发器按

37、=0工作，可使JK触发器的输入端（ BCD ）。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 4. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ ABD ）。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 5. 对于T触发器，若原态=0，欲使次态=1，应使输入T=（ BD ）。A.0 B.1 C.Q D. 6. 欲使JK触发器按=1工作，可使JK触发器的输入端 （BCD）。A.J=K=1 B.J=1,K=0 C.J=K= D.J=,K=0 4-3 单项选择题 1. 为实现将JK触发器转换为D触发器，应使（ A ）。A.J=D

38、,K= B.K=D,J= C.J=K=D D.J=K= 2. 对于JK触发器，若J=K，则可完成（ C ）触发器的逻辑功能。A.RS B.D C.T D.T 3. 欲使D触发器按=工作，应使输入D=（D ）。A.0 B.1 C.Q D. 4. 对于D触发器，欲使=，应使输入D=（ C ）。A.0 B.1 C.Q D.4-4 画出图4- 15所示由与非门组成的基本RS触发器输出端、的电压波形，输入端、的电压波形如图中所示。图4-15 题4-4图解：见图题解4-4图题解4-44-5 画出图4-16由或非门组成的基本R-S触发器输出端、的电压波形，输出入端，的电压波形如图中所示。图4-16 题4-5

39、图解：见图题解4-5图题解4-54-6 图4-17所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接触瞬间发生振颤，和的电压波形如图中所示，试画出Q、端对应的电压波形。图4-17 题4-6图解：见图题解4-6图题解4-64-7 由TTL与非门构成的同步RS触发器，已知输入R、S波形如图4-18所示，画出输出Q端的波形。图4-18 题4-7图解：见图题解4-7图题解4-74-8 由两个边沿JK触发器组成如图所示的电路，若CP、A 的波形如图(b)所示，试画出Q1、Q2 的波形。设触发器的初始状态均为零。 (a) (b)图4-19 题4-8图解：见图题解4-8图题解4-84-9 图4-

40、20电路是由D触发器和与门组成的移相电路，在时钟脉冲作用下，其输出端A、B 输出2个频率相同，相位差为900 的脉冲信号。试画出、A、B 端的时序图。图4-20 题4-9图解：见图题解4-9图题解4-94-10 某同学用图所给器件构成电路，并在示波器上观察到图所示波形。试问电路是如何连接的?（只需画出逻辑电路图）图4-21 题4-10图解：见图题解4-10图题解4-104-11 电路如图4-22所示，设触发器初始状态均为零，试画出在CP 作用下Q1 和Q2 的波形。图4-22 题4-11图 解：见图题解4-11图题解4-114-12 已知CMOS边沿触发结构JK触发器各输入端的电压波形如图4-

41、23所示，试画出、端对应的电压波形。图4-23 题4-12图解:见图题解4-12图题解4-124-13 所示各触发器的CP 波形如图4-24所示，试画出各触发器输出端Q 波形。设各触发器的初态为0。图4-24 题4-13图解:见图题解4-13图题解4-134-14 图4-25所示是用CMOS边沿触发器和或非门组成的脉冲分频电路。试画出在一系列CP脉冲作用下，Q1、Q2和Z端对应的输出电压波形。设触发器的初始状态皆为Q = 0。图4-25 题4-14图解: 见图题解4-14图题解4-144-15 图4-26所示是用维持阻塞结构D触发器组成的脉冲分频电路。试画出在一系列CP脉冲作用下输出端Y对应的

42、电压波形。设触发器的初始状态均为Q = 0。图4-26 题4-15图解: 见图题解4-15图题解4-154-16 试画出图4-27电路输出Y、Z的电压波形，输入信号A和时钟CP的电压波形如图中所示，设触发器的初始状态均为Q = 0。 图4-27 题4-16图解 :； 波形见图题解4-16图题解4-164-17 试画出图4-28电路在一系列CP信号作用下Q1、Q2、Q3端输出电压的波形，触发器为边沿触发结构，初始状态为Q = 0。图4-28 题4-17图解：波形见图题解4-17 图题解4-174-18试画出图4-29电路在图中所示CP、信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、

43、Q3输出信号的频率与CP信号频率之间的关系。图4-29 题4-18图解：波形见图题解4-18 图题解4-18若CP的频率为，则Q1、Q2、Q3的频率分别为、。思考题与习题题解5-1 填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关 ；与电路原来所处的状态 无关 ；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关 ；与信号作用前电路原来所处的状态 有关 。（2）构成一异步进制加法计数器需要 n 个触发器，一般将每个触发器接成 计数或T 型触发器。计数脉冲输入端相连，高位触发器的 CP 端与 邻低位端 相连。（3） 一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数