数电物理16级复习提纲

1、数字电路复习提纲数字电路复习提纲2016.06第一章 逻辑代数基础l 数制：二、十、八、十六进制，相互转换，编码：循环码，8421BCD码例：33=100001B=41O=21H=（00110011）8421BCDl 三种基本逻辑关系，常用逻辑关系，注意：含义、运算规律；异或与同或，真值表的含义l 公式和定理：注意A+BC=（A+B）（A+C）和摩根定理l 等式三规则：代入、反演、对偶l 常用公式：注意适用范围，用代入规则扩展l 异或运算的特殊公式P15*l 逻辑函数化简概念：最小项、标准与或式、最小项编号、最简与或式要求l 公式法化简：吸收、并项、消去、配项l 图形法化简：l 带约束函数化简

2、：约束概念和表示方法，约束项在公式法和图形法中处理方法l 逻辑关系表示方法及相互转换第一章重点：各种逻辑关系运算特点、逻辑函数的两种化简方法第二章 门电路l TTL集成门电路的定性分析方法，l TTL集成门电路的外部特性：输入负载特性（开门电平、关门电平），输出特性（拉电流和灌电流）、电压传输特性（主要参数：）l TTL三态门：控制端的控制原理、高阻的含义及在具体电路中的应用；l 集电极开路门的特性及应用注意事项。第二章重点： TTL集成门电路外部特性及在具体问题中的应用，三态门中高阻含义的理解第三章：组合逻辑电路l 组合逻辑电路的功能和结构特点l 组合电路的分析和设计方法l 半加器和全加器的

3、特点，加法器的构成l 编码器的特点和优先编码的含义，相关集成芯片的使用方法*l 译码器：二进制译码器的特点，139、138芯片l 二-十进制译码器*l 显示译码器*l 数据选择器：输出函数特点l 用MSI实现组合逻辑电路（掌握实现的思路和方法，并能灵活应用）l 只读存储器：n 结构、工作原理、功能特点：存储器、函数发生器、译码和编码。n 存储器容量：，扩展方法（字扩展和位扩展）l 竞争冒险的概念、产生原因与消除方法。第三章重点：组合电路分析方法、各集成芯片的掌握和使用方法、译码器和数据选择器的特点、第四章：触发器l 现态和次态含义的理解l 基本RS触发器功能特点和时序图的作法l 同步RS和同步

4、D触发器l 边沿D、JK触发器l 时钟触发器的功能分类及其相互转换第四章重点：各类触发器的功能特点、结构转换后的功能特性分析第五章 时序逻辑电路l 时序逻辑电路的结构和功能特点l 时序逻辑电路的分析方法（同步）l 时序电路的设计方法：要求掌握给定状态转换图设计时序逻辑电路，能解决电路的自启动问题l 计数器概念：计数对象、计数进制l 二进制计数器的特点和级联规律（同步和异步）l 十进制同步和异步计数器*l 计数器集成芯片的功能特点和使用方法l 掌握用集成计数器实现N进制计数器的方法l 顺序脉发生器的构成、脉冲产生方法、计数型顺序脉冲发生器、移位型顺序脉发生器l 基本寄存器和移位寄存器的特点l 移

5、位寄存器型计数器（环形计数器、扭环形计数器、最大长度移位寄存器型计数器各自的结构和功能特点、解决移位寄存器型计数器自启动问题的方法、与后续顺序脉冲发生器相结合）第五章重点：不同结构特点时序电路的分析方法，同步时序电路的基本设计方法第六章 脉冲产生与整形电路l 矩形脉冲的基本特性参数l 555定时器的结构和工作原理l 施密特触发器：结构和工作原理、滞回特性l 单稳态触发器：特点l 多谐振荡器：结构特点、脉冲产生原理、频率的计算、占空比可调电路的实现原理、石英晶体的选频特性。第七章 数模和模数转换l 数模和模数转换的引入和意义l D/A转换的一般原理l A/D转换的一般步骤：采样、保持、量化、编码

6、，l 取样定理l A/D的基本类型及各自原理考试时间：2016年6月23日 10:0011:30考试地点：25-302浙江师范大学数字电子技术基础考试卷（20032004学年 第一学期）考试类别 闭卷 使用学生 数理 学院 物理学 专业本科考试时间 150分钟 出卷时间 2003年12月10日说明：考生应将全部答案都写在答题纸上，否则作无效处理。一、 填空题 （20分 每空1分）1、(96)10的二进制数是 （1） ，(96)10的8421BCD码是 （2） 。2、在逻辑代数中最简与或式的要求是 （3） ， （4） 。3、变量卡诺图中的几何相邻指的是 （5） 、 （6） 、相重三种情形。4、一

7、般来说，在非门输出低电平时，负载灌电流越大，对饱和越 （7） 利，而负载拉电流越大，对饱和越 （8） 利。5、集电极开路门（OC门）输出端的 （9） 和 （10） 都是外接的。6、存储容量为2K×8的ROM，有地址线 （11） 条，有I/O数据线 （12）条。7、JK触发器的特性方程为 （13） ，与边沿JK触发器相比，主从JK触发器的不足是QM在CP=1期间 （14） 。8、将四位移位寄存器的末级Q3反馈到首级的D0端，则可以构成 （15） ，其计数长度为 （16） 。9、随机存储器RAM主要由片选、读写控制电路（I/O电路）、 （17） 、（18） 几部分组成。10、顺序脉冲发生

8、器一般由 （19） 、 （20） 两部分组成。二、选择题 （10分 每题2分）1、结果应为（ ）。A. 0 B. 1 C. D. 2、有一个二输入端X1、X2的门电路，当控制端X1=0时，门电路输出为，当X1=1时，门电路输出端为X2，则该门电路为（ ）门。A. 与非 B. 或非 C. 异或 D. 同或3、设两个四位二进制数A3A2A1A0和 B3B2B1B0,问图示电路完成的功能是（ ）。 A. 两个四位二进制数相加B. 两个四位二进制数相减C. 两个四位二进制数同比较D. 两个四位二进制数大小比较4、根据如下状态转换图，你认为它是什么类型触发器？（ ）A D触发器 B. T触发器 C. J

9、K触发器 D. RS触发器5、n个触发器构成的扭环形计数器，其计数容量为（ ）。A. 2 n B. n C. 2n D. 2 n-1三、 分析题 （共50分）、1、公式法化简：（5分）2、卡诺图化简：(10分)(1) F=m(0,1,3,5,8,9) 约束条件：AB+AC=0(2) F=m (2,4,6,7,12,15)+ d (0,1,3,8,9,11)3、在下图中各门电路均为TTL门电路，试写出各门电路的输出信号的逻辑表达式，并对应于A、B波形画出它们的波形。（9分）4、如图所示由4选1数据选择器和门电路组成的电路，试写出输出信号F的标准与或式F（A,B,C）。（8分）5、同步RS触发器结

10、构如下图a所示，请根据图b给出的CP、R、S的波形，画出和的波形。（6分）6、逻辑电路如下图所示，试分析其逻辑功能。若X端输入的串行码序列为5D36H,问Y端输出的序列 H是什么？（12分）四、 设计题 （共20分）1、试用3线-8线译码器74LS138和与非门实现下图（a）中的逻辑函数F1、F2。（A为高位）（12分）2、设计一个同步时序电路，实现如下的要求：（8分） 000 001 011 100 110 111浙江师范大学数字电子技术B考试卷（A）卷（20132014学年 第一学期）考试类别 闭卷 使用学生 数理信息 学院 物理学 专业本科考试时间 120分钟 出卷时间 2013年12月

11、1日说明：考生应将全部答案都写在答题纸上，否则作无效处理。一、 选择题(共20分,每题2分)1. 有一个二输入端X1、X2的门电路，当控制端X1=0时，门电路输出为，当X1=1时，门电路输出端为X2，则该门电路为（ ）门。A. 与非 B. 或非 C. 异或 D. 同或2. 某函数F的卡诺图如下图所示，则该函数F化简后为：（ ）。A B. C. 1 D. 任意态3. 将带有二输入端A、B的TTL与非门用作反相器（）时，则多余输入端B所作的以下处理方式中错误的是（ ）。A接高电平 B. 与A端相连C接地 D. 悬空4. 在下列电路中不属于组合逻辑电路的是 （ ）。A. 译码器 B. 寄存器 C.

12、全加器 D. 编码器5. 一个8选1的多路选择器，输入地址（控制码）有3位，则16选1的多路选择器输入地址（控制码）有（ ）。 A. 2位 B. 3位 C. 4位 D. 8位6. 下图所示的电路中，输出F的状态是：（ ）。A. B. C. 1 D. 0 7. 一个4位移位寄存器，现态为0111，经右移1位后其次态为( )A. 0011或1011B. 1101或1110C. 1011或1110D. 0011或11118. 下列器件中具有滞回特性的是（ ）。A. 译码器 B. D触发器 C. 施密特触发器 D. JK触发器二、 分析题(50分)2. (10分) 分析下图所示电路，写出F的表达式，说

13、明电路功能。3. (10分)触发器电路如下图所示，并已知CP的波形，请作出Q的波形图。4. (8分) 分析下图所示时序电路的逻辑功能，写出电路的驱动方程和输出方程，画出电路的状态转换图和时序图。 5. (7分) 分析如图所示电路是几进制计数器，能否自启动？画出状态转移图。74LS138四、设计题 （共20分）1. (10分) 在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括甲裁判在内）认为运动员上举合格，才可发出合格信号，试用3线-8线译码器74LS138和与非门设计上述要求的组合逻辑电路。3线-8线译码器74LS138功能表输入输出S1A2 A1 A00

14、×× × ×1 1 1 1 1 1 1 1×1× × ×1 1 1 1 1 1 1 1100 0 00 1 1 1 1 1 1 1100 0 11 0 1 1 1 1 1 1100 1 01 1 0 1 1 1 1 1100 1 11 1 1 0 1 1 1 1101 0 01 1 1 1 0 1 1 1101 0 11 1 1 1 1 0 1 1101 1 01 1 1 1 1 1 0 1101 1 11 1 1 1 1 1 1 0 2. (10分)用十六进制计数器74161和适当的门电路设计一个脉冲序列发生器，使之在一系列CP信号作用下，其输出端能周期性地输出00101101的脉冲序列。74161CPEPETD3D2D1D0Q3 Q2 Q1 Q0××0××