第4章 触发器(总复习)_第1页
第4章 触发器(总复习)_第2页
第4章 触发器(总复习)_第3页
第4章 触发器(总复习)_第4页
第4章 触发器(总复习)_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、【总复习卷 】 第4章 集成触发器触发器是数字电路中的一个基本逻辑单元,它与逻辑门电路一起组成各种各样的数字电路。触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。【知识结构图 】【本章重点】 1. 触发器的基本性质。2. RS触发器、JK触发器、D型触发器的逻辑功能,各类触发器逻辑符号。3. 集成触发器外特性及其应用。【本章难点】 1. 各类触发器逻辑功能分析。2. 主从型触发器工作波形画法。 3. 集成触发器简单应用。 4. 触发器的空翻。【本章考点】 1. 各类触发器逻辑符号及相应逻辑功能。 2. 触发器的工作波形。 3. 集成触发器类型识别及简单应用。 4. 触发器的空翻。 综合训

2、练(第4章)一、填空题1触发器具有_种稳定状态 。在输入信号消失后,能保持输出状态不变,也就是说它具有_功能 。在适当触发信号作用下,从一个稳态变为另一个稳态,,因此触发器可作为_进制信息存贮单元。2. 边沿型触发器可以避免 现象的产生。3. 通常规定触发器_端的状态作为触发器的状态。4. 触发器按照逻辑功能分为: 、 、 、 等。5. 主从触发器在时钟高电平时 主 触发器接收信,而_ _触发器状态不变。在时钟脉冲下降沿时_主_触发器被封锁而_ _触发器打开接收 触发器信号。6. 与非门构成的基本RS触发器的约束条件是+不能为 。7. 基本触发器电路中,SD端、RD端可以根据需要预先将触发器

3、或 , 而不受 的同步控制。8. 在时钟脉冲控制下,JK触发器J端和K端输入不同组合的信号时,能够具有 、 、 、 的功能。二、判断题(对的打”,错的打”)1. 触发器属于组合逻辑电路系列,即没有记忆功能。 ( )2. 同步RS触发器连成计数电路时,会产生空翻现象。 ( )3. 主从RS触发器会出现状态不定的现象 。 ( )4. 主从型触发器接成计数电路时,不会产生空翻现象。( )5. 当JK触发器的,它就转化为T触发器。 ( )6. JK触发器的特性方程是。 ( )7. 当J=K=0时,JK触发器就具有计数的功能。 ( )8. 由触发器工作性质可看出触发器是一个双稳态电路 。 ( )9. 触

4、发器的抗干扰能力,与触发脉冲宽度无关。 ( )10. 同步RS触发器状态的改变是与时钟脉冲信号同步的。( )11. 与非门构成的基本RS触发器,当=1,=0时,其输出端状态是1。( ) 12. 同步RS触发器的约束条件是SR=0。 ( )三、单项选择题1. 触发器是时序逻辑电路的基本单元,它能够存储一位二进制数码,当输入信号消失后,状态保持不变,即:( )。A.具有记忆功能 B.不具有记忆功能2. 触发器连接成计数器时,不产生空翻的触发器是( )。A. 主从JK触发器 B. 同步RS触发器C. 边沿型JK触发器 D. 主从D触发器3. 如下图触发器电路中,特性方程为Qn+1=n的电路是( )

5、(多选题)4、触发器和CP脉冲以及D端波形如图所示,设触发器初态为0,则Q端的波形是( )。5、图5所示的触发器电路,设触发器初态均为0,在第3个CP脉冲作用后,Q0Q1的状态为( )。A. Q0Q1=11 B. Q0Q1=10 C. Q0Q1=00 D. Q0Q1=016、图6所示触发器电路,设触发器初态均为0,在第3个CP脉冲作用后,Q0Q1的状态为( )。A. Q0Q1=11 B. Q0Q1=10 C. Q0Q1=00 D. Q0Q1=017、图6触发器电路中,若触发器初态为Q0=1,Q1=0,则在第3个CP脉冲作用后,Q0Q1的状态为( )。A. Q0Q1=11 B. Q0Q1=10

6、C. Q0Q1=00 D. Q0Q1=018、图8触发器电路中,触发器初态Q1Q2=00,则第2个CP脉冲作用后,Q1Q2状态为( )。A. Q1Q2=11 B. Q1Q2=00 C. Q1Q2=10 D. Q1Q2=019、图9为CC4027型集成触发器的外引线排列图,从中可看出,该集成触发器含有( )。 A.3个JK触发器 B. 2个D触发器 C.2个JK触发器 C. 4个D触发器10、在上图9所示集成触发器,各触发器CP脉冲触发电压是( )。 A. 低电平触发有效 B. 高电平触发有效 C. 高或低电平触发均有效 D. 无法判断11、在上图9所示集成触发器的类型和电路电源电压是( )。A

7、. TTL电路,+5 B. CMOS电路,+3+18VC. TTL电路,+318V D. CMOS电路,1.5V12、在上图9集成触发器中,各触发器置位端输入是( )。A. 低电平有效 B. 高电平有效C. 无法判断 D. 高、低均有效13、在上图9集成触发器,若将5 , 6 , 10 , 11 , 16脚外接电源+VDD;1脚与13脚连接;各触发器置0后,将4 , 7 , 8 , 9 , 12脚接地。若从3脚输入频率为160KHZ的脉冲信号,则15脚输出信号的频率为( )。A. 320 KHZ B. 80 KHZ C. 40KHZ D. 20 KHZ14、图14电路为CT74LS74型集成触

8、发器某些逻辑功能的测试电路,当逻辑开关使1=0,1=1时,在正常情况下,则无论3脚和2脚状态如何变化,显示器显示的逻辑电平为( )。A. 0 B. 1 C. 0和1依次出现15、图15电路为CTT74LS112集成触发器某些逻辑功能的测试电路。在每次测试前,触发器先置0,当逻辑开关使得2,3脚逻辑电平均为1时,当按“0 1”按钮产生一个01脉冲时,正常情况下,“0 1”显示器显示的逻辑电平为( )。 A. 0 B. 1 C. 0与1依次出现四、分析及画图(波形)1、什么是同步式触发器的空翻现象?造成空翻的原因什么? (P102) 答:正常情况下,应来一个脉冲,触发器只翻转一次,若翻转多次,则为空翻现象,原因是CP=1的时间过长(3tpd )。2、JK型触发器有哪几种逻辑功能?并请根据其真值表推出其特性方程。 (P101)3、下图所示各电路,初态为0,画出在时钟作用下Q端输出波形。 4、设主从T触发器初态Q=0,在下图所示波形作用

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论