用单片机及实现的多功能控制系统设计

1、2005 年 5 月第36 卷第3 期内大学学报(自然科学版)M ay2005V o l. 36 N o. 3Acientiarum N aturalium U niversitatis N eiM ongo l文章编号: 1000-1638 (2005) 0320316204用单片机及CPLD实现的多功能系统设计张鹏举, 李树华, 窦海峰, 菅 睿大学理工学院电子工程系, 呼和浩特 010021)(内摘要: 系统采用A T 89C 51 单片机和复杂可编程逻辑(CPLD ) EPM 7128SL C 84- 15 实现了日历时钟显示、校对及温湿度检测、显示等功能. 软件分别使用汇编及V HD

2、L 语言编程,结构紧凑, 体积小, 键盘操作灵活方便.: V HDL ; 单片机; 日历时钟; 温湿度号: TN 702文献标识码: A随着电子技术、可编程逻辑器件(F PGA , CPLD )、EDA 技术的飞速发展, 基于V HDL 语言的自上而下(TO P 2TO 2DOW N ) 设计方法给数字系统的开发设计带来的性, 由传统的仅使用单片机正在被越来越多的M CU + FPGA ?CPLD来实现系统的最新设计理念取代. 采用这种混合设计方案的最大优点是两者的优势互补, 电路结构简单.而且由于V HDL 编程的灵活性及CPLD具有在系统编程( In2Sy stem P rogram )

3、的特点, 使得系统开发研制周期大大缩短. 基于上述思想, 该系统使用一片A T 89C 51 和一片EPM 7128SL C 84215 完成了整个1系统结构和功能1. 1系统组成系统的硬件组成见图1.系统的设计. .图1 硬件组成框图T he construct io n b lock diagram of systemF ig.1收稿日期: 2004212207基金项目: 内教育厅(ZC 001)作者简介: 张鹏举(1972 ) , 男, 内四子王旗人, 2003 级第3 期张鹏举等 用单片机及CPLD 实现的多功能系统设计317及显示1, D S12887 的主要特单片机和CPLD实现了

4、对日历时钟D S12887 的点为: 内含锂电池, 断电情况下运行十年以上不丢失数据, 计秒、分、时、天补偿功能, 可以用二进制数码或BCD 码表示时间、日历和警报.、日、月、年, 并有闰年温度传感器AD 590 是电流型温度变换器, 其典型的电流温度灵敏度是1 A ?K. 湿度传感器采用ZH G 系列湿敏电阻, 由振荡器、对数变换器、滤波器、放大器(与温度电路共用一片4 路运放LM 324)等几部分组成. 温湿度信号分别送ADC0809 进行采样处理. 在单片机和CPLD下时间、温度、湿度的数值传输到数码显示模块并分时显示.16×16 的汉字点阵采用动态扫描方式, 行显示代码由单片

5、机通过串行口方式0 由两片74L S164内部的4 位记数器和4216 译码器完成.输出, 16 位列选信号由CPLD每位显示时间为 2 m s, 每秒50帧, 无闪 烁. 4 位共阳极数码管由 CPLD 内部的 32 位移位寄存器驱动, 静态显示, 由于EPM 7128SL C 84215 的灌电流为15 mA , 不需另加驱动. 键盘模块实现了日历时钟的校对、告警功能.等软件设计1. 2CPLD1. 2. 1选用简介及实现功能CPLD 选用AL T ERA 公司生产的M A X 7000 系列中的EPM 7128SL C 84215, 84 个引脚, EEPROM 技术制作. 内含2500

6、 个逻辑门, 128 个宏单元, 时钟工作频5 M H z2.率可达151.在M A X+ p lu s II 平台上, 用V HDL 对各功能模块编程编译, 然后采用元件例化的方法得到层次结构如图2 所示. 其中, COUN T ER 为计数器模块, 用来实现模为16 的计数器, 4 位输出作为4216 译码器模块FOU RTO D ECOD ER的输入信号.另外, 对外接的1 M H z 晶振四分频得到CL K 0809 输出, 作为ADC 0809 的500 M H z 的时钟采样信号.译码器模块输出为汉字点阵的列选信号.SERINPA R OU T 是串入并出模块, 由单片机的温度、湿

7、度、时间的数据代码被模块串行接收后并行输出28 位显示码直接驱动七段数码管. Y IHU O 为组合逻辑电路模块, 产生与单片机的联络信号.ZPJ 1110 则产生ADC 0809 的信号和单片机的外部中断0 输入.通过CPLD对的整合, 实现了用一片CPLD 完成计数器、串并变换、4216 译码器及各种信号模块, 优化了硬件的布局, 如需改变系统的功能时, 只需改变相应的源代码而不是硬件结构, 因而具有很大的灵活性.图2层次图CPLDF ig. 2 H ierarchy diagram of CPLD内大学学报(自然科学版)3182005 年部分3, 4.1. 2. 2源程序 采用硬件描述语

8、言V HDL 设计了图2 中的CPLD 的集成开发环境为A ltera 公司的M A X+ p lu s II 软件. lib raryieee;u se ieee. stdlo gic 1164. all;en t ity ser in par ou t is限于篇幅的关系, 仅列出串入并出模块源程序如下:ou tpu t< = ou t4 (30 dow n to 24) &ou t3 ( 22 dow n to 16)&ou t 2 (14 dow n to 8) &ou t 1 (6 dow n to end fou r gate;lib rary iee

9、e;u se ieee. stdlo gic 1164. all;0) ;po rt (data164, clk164, clrn: in stdlo gic;ou tpu t: ou t stdlo gic vecto r (28 dow n to 0) ) ; end ser in par ou t ;74164arch itectu re fou rgate of ser in par ou t islo gic vecto r (7 dow n to 0) ; lo gic vecto r (15 dow n to 8) ;en t ity sh if tispo rt (a, b,

10、clrn, clo ck: in stdlo gic;q: ou t stdlo gic vecto r (7 dow n to 0) ) ;signal ou t signal ou t signal ou t signal ou tcom ponen t1: std2: std3: std4: std sh if tlo gic vecto r (23 dow n tolo gic vecto r (31 dow n to 7416416) ;24) ;end sh if t74164;74164arch itectu re AL G of sh if tissignal o reg :

11、stdlo gic vecto r (7 dow n to 0) ; beginp rocess (a, b, clrn, clo ck)beginif clrn= 0thenpo rt (a, b, clrn, clo ck: in stdlo gic;q: ou t stdlo gic end com ponen t;beginvecto r (7 dow n to0) ) ;d1: sh if t74164o reg< = " 00000000"po rt m ap (data164, data164, clrn, clk164, ou td2: sh if t

12、 741641) ;elsif clo ckeven t and clo ck= 1 theno reg ( 0) < =and b) ; o reg ( 1) < = o reg(0) ;(apo rt m ap (ou t1 (7) , ou t2) ;1 (7) , clrn, clk 164, ou to reg (2)o reg (4)o reg (6) end if;< =< =< =o reg (1) ;o reg (3) ;o reg (5) ;o reg (3)o reg (5)o reg (7)< =< =< =o reg (

13、2) ;o reg (4) ;o reg (6) ;d3:sh if t 74164po rt m ap (ou t 2 (15) , ou t3) ;2 (15) , clrn, clk164, ou td4: sh if t74164end p rocess; q< = o reg;end alg;po rt m ap (ou t 3 (23) , ou t4) ;3 (23) , clrn, clk164, ou t结果在M A X+ p lu s II 平台上, 对原理图编译后, 用S im u la to r 对之进行时序1. 3, 得到如下结果:第3 期张鹏举等 用单片机及C

14、PLD 实现的多功能系统设计319图3S im u la to r 时序波形F ig.3T im ing sim u la t io n w ith sim u la to r由图中可以看到各模块预定功能都得到了实现, 逻辑电路序信息, 串入并出模块完全符合静态显示电路的要求.2结束语可以得到比算法模型更精确的时该系统的整体设计样机, 通过几的运行, 各项功能稳定可靠. 由于日历时钟采用D S12887 专用, 精度很高, 误差在秒数量级. 温度传感器为恒流源器件, 电路的线性度也很好, 实测结果与标准温度相差0. 2 度. 唯有湿度传感器的电阻与温度关系为近似指数特性, 虽然采用对数变换电路

15、进行了非线性校正, 但实测结果与所用湿度计校对比较, 相对湿度大约有10% 的误差, 这一缺陷需增加放大电路或通过单片机的软件编程的方法进行进一步校正5.参考文献:实时时钟的设计与实验 J . 内大学学报(自然科学版) , 1999, 30 (6): 766 1 王志慧, 李树华. 单片机769.黄正瑾, 徐坚, 章小丽, 等. CPLD 系统设计技术入门与应用 M . 北京: 电子工业 2 3 4 5 , 2002., 2000.王志华, 邓仰东. 数字集成系统的结构化设计与王道宪. V HDL 电路设计技术 M . 北京: 国防工业次综合 M ., 2004.北京:李树华, 郭改枝. 温湿

16、度监测系统及非线形软件校正 J . 传感器技术, 2003, 22 (12): 70 72.D esign of a M u lt i2funct io n Con t ro l System U t ilizing M CU and CPLDZHAN G Peng2ju, L I Shu2hua, DOU H ai2feng, J IAN R u i(D ep artm en t of E lectron ic E ng ineering , College of S ciences and T echnology ,N eiM ongol U n iversity , H ohhot 01

17、0021, PR C )Abstract: T he system realizes no t on ly the con t ro l, disp lay and adju stm en t of calendar clo ck bu t also the in spect io n, m easu rem en t and disp lay of tem peratu re and hum id ity by u t ilizing m icrop rocesso r A T 89C 51 and com p lex p rogramm ab le lo gic device (CPLD ). Sof tw are p rogra