《数字电路》总复习题

1、09级4班？数字电路？总复习题没有DAGADC局部！一、填空题1 .在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。因此在电路构造上，一般由组合而成。2 .3510=2,101012=103 .电路能产生周期的脉冲波形；电路可将正弦波变成矩形波。4 .三态门具有、三种状态，因此常用于构造中。5 .右图所示的波形是一个进制加、减法计数器的波形。假设由触发器组成该计数器，触发器的个数应为，它有个无效状态，分别为和。CP一门门口n6 .组合逻辑电路的设计步骤为：|CD；Q0；Q1简化和变换逻辑表达式，从而画出逻辑图。Q27 .欲将一个频率为1

2、0kHz的矩形波变换成频率为1kHz的矩形波，应选用电路。8 .逻辑表达式YabC+Acd+Abd的最小项之和的形式是：9 .分析组合逻辑电路的步骤为:根据真值表和逻辑表达对逻辑电路进展分析，最后确定其功能。10 .为实现图逻辑表达式的功能，请将多余输入端C进展处理只需一种处理方法其中图Y1、Y2为TTL电路，图丫3、丫4为CMOS电路。Y1的C端应，丫2的C端应，丫3的C端应，丫4的C端应。但ygMpg帮与ytAA-BY2-ABY3-ABY4A11 .在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为，而假设逻辑电路的输出状态不仅与输出变量的状态有关，而且还

3、与系统原先的状态有关，那么称其为。12 .双极性三极管饱和工作状态的条件是。13 .正与门与门等效。14 .逻辑相邻”是指两个最小项因子不同，而其余因子15 .数字比拟器是用于对两数，以判断其的逻辑电路。16 .数110110112转化为八进制数是，十六进制数是。即SiSo工作状态0XX清冬100保持1D1右修110左移111并行输出17 .在同步计数器中，各触发器的CP输入端应接时钟脉冲。18 .有一两端输入的TTL与非门带同类负载门的个数为N,门电路的|Iis|=1.5mA,|Iih|=10A,|IoL|=15mA|Ioh|=400A试问电路带负载门个数N=。19 .四位双向移位存放器T4

4、194的功能表如表所示。由功能表可知，要实现保持功能，应使，当RD1,s=1,so=o时，电路实现功能。20 .图中所示电路中，当电路其他参数不变：仅Rb减小时，三极管的饱和程度；仅Rc减小时，三极管的饱和程度，它的饱和压降UCESO21 .TTL反相器电气特性如下图，该门电路输入短路电流Iis=，高电平输入电流Iih=假设带同类门，其带负载能力N<()。22.由555定时器构成的施密特触发器，电源电压Ucc=9V其正向阈值电压 U+二;负向阈彳1电压 U-=,回差电压Ut=。23 .某计数器的状态转换图如下图，试问该计数器是一个进制法计数器，它有个有效状态，个无效状态，该电路自启动。假

5、设用JK触发器组成,至少要个。24 .单稳态触发器的特点是电路有一个和一个。25 .TTL或非门多余输入端的处理是。7.电路中的二极管均为理想二极管，判断各二极管的状态和输出电压的大小。Di；D2；D3；Vo。26 .555定时器构成的单稳态触发器，该电路是触发脉冲的触发，有两种状态：和；电路要求输入信号负脉冲的宽度必须输出脉冲宽度。27 .三个JK触发器组成的计数器，最多有效状态是个，它是进制计数器；假设要构成五进制计数器,最少需个触发器，它的无效状态有个。28 .在以下图所示的组合电路框图中，假设Ai,A2Am为输入逻辑变量，Yi,Y2Yn为输出逻辑函数，其输入和输出间的函数关系可表示为Y

6、i=fi由此可见，组合电路的输出只决定于而与无关。29.卜六进制数64h转换为十进制数那么为。A1以FAn组合逻辑电路_¥1一%30 .将二进制数ii0i0i02转换成十进制数是，八进制数是，十六进制数是。31 .右图为555定时器构成的输入与输出的波形，该电路tw=电路正常工作时，要求Twtwo32 .如图a所示各电路输出电压波形如图b所示，填写电路名称。电路i为，电路2为，电路3。33 .施密特触发器和单稳态触发器是一种脉冲电路，多谐振荡器是一种脉冲电路。34 .假设在时钟脉冲高电平期间RS端信号不发生变化，那么同步RS触发器的状态变化是在时钟脉冲发生的，主从RS触发器的状态转变

7、是在时钟脉冲发生的。35 .TTL与非门电路中，为了提高工作速度采到了以下措施：i，2，3。二、选择题a对应电路名称是，图b对应电路名i.用555定时器组成的三种应用电路如以下图所示，其中图称是，图c对应电路名称是。施密特触发器；单稳态触发器；多谐振荡器。2.以下单元电路中，具有“记忆功能的单元电路是：A、运算放大器；B、触发器；C、TTL门电路；D、译码器;,图(a)输入，输出脉冲波形如图b所示,33 .以下各电路中属于组合逻辑电路有。A编码器B、译码器C、存放器D、计数器4 .在数字电路中，晶体管的工作状态为：A、饱和；B、放大；C、饱和或放大；D、饱和或截止;5 .图(a)由555定时器

8、组成的何种电路那么输出脉冲的宽度Tw=(A)单稳态触发器(B)施密特触发器(C)多谐振荡器Tw=2.2RCTw=1.1RCTw=2RC6 .电路如下图，指出能实现Qn1AQn的电路是，实现Qn1AOQn的电路是，实现Qn1AQn的电路是。7 .以下图所示波形是一个进制加法计数器的波形图。试问它有个无效状态。A二；B四；C六；D八8 .半加器的逻辑关系是A、与非B、或非C、与或非H异或9 .有四个触发器的二进制计数器，它们有种计数状态。A、8B、16;C、256D、64。10 .以下函数中等于A的是。A A+1B、A+AC A+ABD、 A A+B11 .图中所示电路中图的逻辑表达式FABA、A

9、 B A B；D、维持阻塞触发器;17 .以下说确的是： A、单稳态触发器是振荡器的一种 C、JK触发器是双稳态触发器18 .图示为一简单的编码器，其中 位二进制代码变量，今令AB =A、EB、FC、GB、单稳态触发器有两个稳定状态D、振荡器有两个稳定状态E、F、G是一般信号，A、B是输出19 ,那么输入的信号是。12 .摩根定律反演律的正确表达式是:B、ABAB;C、ABAB;D、ABA氏13 .在555定时器组成的三种电路中，能自动产生周期为T=0.69(R1+2R)C的脉冲信号的电路是。施密特触发器；单稳态触发器；多谐振荡器。14 .指出四变量A、B、C、D的最小项应为A、AB(CD)B

10、、ABCDC、ABCDD、ABCD15 .右图CT54H系列J的TTL门电路的输出状态A、高电平B、低电平C、高阻态D、无法确定;16 .指出以下各种类型的触发器中能组成移位存放器的应该是A、根本RS触发器B、同步RS触发器C、主从构造触发器0的是:19 .设所有触发器的初始状态皆为0,找出以下图各触发器在时钟信号作用下输出电压波形不为图。，与电路原来所处的状态20 .组合逻辑电路任何时刻的输出信号与该时刻的输入信号A、关，无关B、无关，有关C、有关，无关D、有关，有关(«) (£) 21 .在函数K=AB+CD的真值表中，F=1的状态有多少个？A、2B、4C、6D、7;E

11、、1622 .电路如下图，这是由定时器构成的：A多谐振荡器B单稳态触发器C施密特触发器D双稳态触发器23 .如下图TTL电路中逻辑表达式为Y=A+B的是。24 .欲将一正弦波信号转换为与之频率一样的矩形脉冲信号，应采用：A、单稳态触发器B、施密特触发器CA/D转换器D、移位存放器25 .74LS138是3线一8线译码器，译码为输入低电平有效，假设输入为曲人户100时，输出Y7YYY4Y3Y2YY0为A、00010000B、11101111C、11110111D、0000010026 .以下数中最小数是。A、(26)10B、(1000)8421BCDC、(10010)2D、(37)827 .以下

12、触发器中只有计数功能的是。A、RS触发器B、JK触发器C、D触发器D、T触发器28.逻辑电路如下图,A、ABAB;其逻辑函数式为:B、ABAB;C、ABAB;D、ABA;履29.在图中，选择能实现给定逻辑功能YA的电路TTL30.TTL与非门中多余的输入端应接电平是:A、低B、高C、地DK悬空31.特性征方程中含有约束条件的触发器是：A、主从RS触发器B、主从JK触发器C、JK边沿触发器D>D边沿触发器32.CMOS传输门相当于一个：A、与门B、非门C或门D、开关33 .不能用来描述组合逻辑电路的是：A、真值表B、卡诺图C、逻辑图D、驱动方程34 .以下电路中，不属于组合电路的是：A、数

13、字比才器B、存放器C、译码器D、全加器35.以下逻辑代数运算错误的选项是：A、A+A=AB、AA0C、A-A=1D、A+A136.NMOS管的开启电压UGs(th)=2V外加漏源电压Udd=10V,为使管子截止，那么要求UGs(th)(1)>2V(2)=2V(3)<2V37 .二进制数1011.11b转换为十进制数那么为：A、11.55日11.75C、11.99D、11.3038 .JK触发器的特征方程为：A、n1In,nnn1nn1nn1nA、QJQKQB、QJKQC、QJKQD、QJkQ39.二进制加法计数器从0计到十进制数12时，需要个触发器构成，它有个无效状态。A、4B、3

14、C、8D、1640.以下逻辑代数运算错误的选项是：A、A00B、A+1=AC、A1AD、A+0=A41.如下图CMOS电路中逻辑表达式Y=A的是。42.逻辑函数LA、B、C、D=m1,2,5,6,9d10.11.12.13.14.15化简结果为:A、ACDBCDACDB、ACDBCDACDC、CDCDD、CDCD43.当Cr=0时，移位存放器处于状态：A、保才IB、左移C、右移D、去除三、判断题1 .编码器，译码器，数据选择器都属于组合逻辑电路。A、2 .请将以下触发器的特性方程与其对应触发器用线连接起来特性方程中，触发器的输入端用字符B:表木。1T触发器2RS触发器3JK触发器（c）Qn14

15、(a)Qn1 AQn BQn (b) Qn 1 AA BQn AB 0D 触发器(d)Qn1AQn AQn3 .化简逻辑函数，就是把逻辑代数式写成最小项和的形式。4 .对于TTL数字集成电路来说，在使用中应注意：电源电压极性不得接反，其额定值为5V。5 .主从RS触发器能够克制空翻，但不能消除不定态。6 .二进制加法计数器从 0计数到十进制24时，需要5个触发器构成，有 7个无效状态。7 .在所示的反向器电路中，为了加深三极管的饱和深度，可 以采用以下方法中的哪一种？在可以采用的方法后面画， 在不可以采用的方法后面画X。1三极管的3 2减小RC3减小 R4减小 EQ（5）加大 R3（）8 .“

16、同或逻辑关系是，输入变量到值一样输出为1;取值不同，输出为零。9 .有8个触发器数目的二进制计数器，它具有256个计数状态。10 .单稳态触发器中，欲加大输出脉冲宽度，可增加输入脉冲宽度。11 .某一时刻编码器只能对一个输入信号进展编码。12 .要实现图中各 TTL门电路输出端所示的逻辑关系，各电路的解法是否正确?(a)()(b)()(c)()"()13 .常用逻辑门电路的真值表如下表所示，试判断它们分别属于哪种类型门电路.即分别属于何种常用逻辑门。Fi ; F2 ; F3 ;F4 ； F5 。14 .用二进制代码表示某一信息称为编码。反之把二进制代 码所表示的信息翻译出来称为译码。

17、15 .数字钟计时是否准确主要取决于计数器的精度。16 . N进制计数器可以实现 N分频；17 .利用卡诺图化简逻辑表达式时，只要是相邻项即可画在包围圈中。ABF1F2F3F4F50001001011101010110101100110Fi、F2、F3、F4 和 F518 .以下图是用 D触发器组成的存放器电路。当在Ui端随CP脉冲依次输入1011时，经过四个 CP脉冲后，串行输出端的状态是1011。Q1QQ3Q4的初始状态是0000。19 .TTL与非门输出端不能并联使用；20 .为了确保逻辑输出确实定性，JK触发器的J和K输入端不能同时为逻辑高电平1。21 .译码器、计数器、全加器、存放器

18、都是组合逻辑电路。22 .判断图中所示各CMOS电路的逻辑表达式是否正确。对者，错的打X。23 .YABC的对偶式是YABC24 .连续异或85个“1”的结果是0。25 .全加器的输出不仅取决于输入，同时还取决于相邻低位的进位，因此说全加器属于时序逻辑电路。26 .当TTL门电路的输入端接地时，才称之为该输入端所接为逻辑低电平。27 .四位移位存放器经过4个CP脉冲后，四位数码恰好全部移入存放器，因此可以得到四位串行输出。28 .对于TTL数字集成电路来说，在使用中应注意：不使用的输入端接1。29 .数据选择器能从多个输入信号中选择2个信号送到输出器。30 .两个不同最小项乘积恒为零。31 .

19、如果在时钟脉冲CP=1的期间，由于干扰的原因使触发器的数据输入信号经常有变化，此时不能选用TTL主从型构造的触发器，而应选用边沿型和维持阻塞型的触发器。32 .对于低电平输入有效的根本RS触发器，其RS端的输入信号不得同时为低电平。33 .对于高电平输入有效的根本RS触发器，其RS端的输入信号不得同时为高电平。n 1nQ QCP34 .判断以下图所示各触发器中哪些触发器的状态35 .要实现图中各TTL电路输出端所示的逻辑关系，各电路的接法是否正确。AB抨>Ab悬(ABC (国 AG)()A0B036.图中均为试问哪些电路能实现 AB CD的逻辑关系?ABCD(b)UTTA B c D37

20、 .YABC的对偶式是YABC。38 .TTL与非门输入端可以接意值电阻。39 .对于TTL数字集成电路来说，在使用中应注意。输入端可以串有电阻器，但其数值不应大于关门电Y：=A-B煞=启-B3Y：=abcO) 再阻。四、计算题此题分，共题1 .利用卡诺图化简：丫ABCABDACDCDABCACD2 .试分析以下图时序电路的逻辑功能，写出驱动方程状态方程和输出方程。3 .分别写出如下图的各触发器次态的逻辑函数表达式。oB-OT-o 一 6i /4 .写出如下图电路逻辑表达式，并将其化简后用最简单的组合电路实现此组合电路。5.如图a所示逻辑电路，CP为连续脉冲，如图b所示，试画出 Q, Q2的波

21、形。6 .用5G555设计一个多谐振荡器，要求车出脉冲的振荡频率为fo=20KHz占空比D=25%。7 .图a是555定时器构成的单稳态电路，Ui和uc的波形见图bh1对应画出Uo的波形。2估算脉宽tw的数值。8 .十进制计数器T4160构成的计数器电路如下图，试分析该电路是几进制计数器，画出状态转换图。T4160的功能表见下表。XX01x。11乳So工作状态猿置零保持L包括口保持匚=匚）r-DSiQu蓟fe电7LS号再I9 .用代数法将以下函数化简为最简与或表达式。1Y ABC (A BC)ABBCAC;2YABACDCBCDBCEBCG10 .在图中所示的时序电路中，X为控制信号，Q、Q为

22、输出信号，CP为一连续脉冲。1画出其状态转换图。2说明电路的功能。11 .设计一多数表决电路。要求A、日C三人中只要有半数以上同意，那么决议就能通过。但A还具有否决权，即只要A不同意，即使多数人意见也不能通过要求用最少的与非门实现。12 .用555定时器组成的多谐振荡器电路如以下图所示，：Vcc=15V,R=R2=5K,C=0.01F。计算振荡器振荡周期T。13 .设计一个组合电路，其输入是十进制数的8421编码，输出为3循环码，见真值表。DCBAqXYzJ00j1u10n010301013010Q100031010口1103111111111010114 .某产品有A、RC、D四项质量指标。

23、规定：A必须满足要求，其它三项中只要有任意两项满足要求，产品算合格，试列出真值表，通过卡诺图求出产品合格的最简与或表达式，并画出用与非门实现的逻辑图。地仁人球）°F-可修编-15 .电路如下图，：CMOS与非门Uol=0V、Uoh=5V、IoH=0.51mA、三极管3=40、Ube=0.7V、Uces=0.2V。为实现F=AB的逻辑功能，求Rb的取值围。16 .如下图电路图中，试问在哪些输入情况输出Z=117 .OC门IolW25mA、Ioh<100,用OC门驱动三极管电路。三极管3=20、Ubes=0.7V、Uces=0.3V。求电路中Rb的到值。18.1证明等式:AB AC

24、BC AB C2化简函数：Y1=Emn(0,1,3,5,8,9)+汇d(10,11,12,13,14,15)19 .试分析如下图电路，写出驱动方程，状态方程，画出状态图，说明计数器类型。20 .触发器电路如下图，试根据CP,A,B的波形，对应画出输出端Q的波形，设触发器的初试状态为0。21.以下图是555定时器构成的施密特触发器，电源电压VCc=12V,求:1电路的Ut+,Ut-和各为多少？2如果输入电压波形如图，试画出输出uo的波形。3假设控制端接至+6V,那么电路的Ut+,Ut-AUt各为多少？22.23.试判断如下图电路中硅三极管工作在什么状态？并求集电极电位。五、综合题1 .分析以下图时序电路的逻辑功能，写出电路驱动方程状态方程，画出状态转换图。2 .分析图中所示的时序电路。写出电路的驱动方程和状态方程；画出完整的状态转换图，画出时序图至少有六个CP。假设触发器的初态均为0。3.由理想二极管组成的幅度选择电路如下图，试求电