数字电子技术基础：第四章 组合逻辑电路

1、4 组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路4.5组合可编程电路4.6用Verilog HDL描述组合逻辑电路教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。 4.掌握可编程逻辑器件的表示方法,会用PLD实现组合逻辑电路组合逻辑电路的一般框图Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状

2、态只取决于同一时刻的输入状态而与电路原来的状态无关。 序 关于组合逻辑电路结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元 =1 L1 B C A Z =L2 A1 A2 An L1 L2 Lm 组组合合逻逻辑辑电电 二. 组合逻辑电路的分析步骤： 4.1 组合逻辑电路分析1、 由逻辑图写出各输出端的逻辑表达式；2、 化简和变换逻辑表达式；3、 列出真值表；4、 根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。一. 组合逻辑电路分析 三、组合逻辑电路的分析举例 例1 分析如图所示逻辑电路的功能。 = 1 = 1 L B C A Z LZ

3、C1.根据逻辑图写出输出函数的逻辑表达式2. 列写真值表。 )(CBAL 10010110111011101001110010100000CBABAZ 001111003. 确定逻辑功能： 解：()ABCABC输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。如要实现偶校验，电路应做何改变？ B A 1 C Y X Z 1 1 & & & & & & 例2 试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X = ABABAY CACAZ 2、列写真值表BABA CACA

4、X = A真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010BABAY CACAZ 这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。3、确定电路逻辑功能真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A0000111100111100010110101、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出

5、变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、 画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤 一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。4.2 组合逻辑电路的设计例1 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮

6、。当特快和直快均没有请求，而慢车有请求时，三号灯亮。解：1、 逻辑抽象。输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号: L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。输输 入入输输 出出I0I1I2L0L1L2000000110001010001001根据题意列出真值表(2) 写出各输出逻辑表达式。101IIL 2102IIIL L0 = I0输输 入入输输 出出I0I1I2L0L1L2000000110001010001001真值表2、 根据真值表写出各输出逻辑表达式。101IIL 2102IIIL L0 = I

7、000IL 101IIL 2102IIIL 3、 根据要求将上式变换为与非形式 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 4、 根据输出逻辑表达式画出逻辑图。00IL 101IIL 2102IIIL 例2 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1) 明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表输出变量B3、B2、B1和B0为自然二进制码。0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10

8、1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入逻辑电路真值表 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0

9、0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 画出各输出函数的卡诺图，并化简和变换。33GB 2B2G3G2G3G2G3G1B1G2G3G1G2G3G1G2G3G1G(2G3G)2G3G1G2G3G)2G3G1G3G2G1G0B 3G2G1G 0G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 (3) 根据逻辑表达式，画出逻辑图 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 4.3

10、组合逻辑电路中的竞争冒险4.3.1 产生的竞争冒险的原因4.3.2 消去竞争冒险的方法4.3 组合逻辑电路中的竞争冒险不考虑门的延时时间考虑门的延时时间,当A=0 B=11 BAL0 AAL4.3.1 产生的竞争冒险的原因 C C AC CB L 竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。冒险:两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。4.3.2 消去竞争冒险的方法1. 发现并消除互补变量 A B C 1 & L B = C = 0时为消掉AA，变换逻辑函

11、数式为 )(CABAL可能出现竞争冒险。AAF BCBAACF2. 增加乘积项,避免互补项相加 A AC CB C B 1 & & 1 L ， 当A=B=1时，根据逻辑表达式有CBACL当A=B=1时CBACL1 CCLCBACL ABCCLAB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 3. 输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。420pF 4.4 若干典型的组合逻辑集成电路4.4.1 编码器4.4.2 译码

12、器/数据分配器4.4.3 数据选择器4.4.4 数值比较器4.4.5 算术运算电路1、)编码器 (Encoder)的概念与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。4.4.1 编码器4.4 若干典型的组合逻辑集成电路能将每一个编码输入信号变换为不同的二进制的代码输出。 如8线-3线编码器：将8个输入的信号分别编成 8个3位二进制数码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码输出。编码器的逻辑功能：1、)编码器 (Encoder)的概念与分类编码器

13、的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。1、)编码器 (Encoder)的概念与分类二进制编码器的结构框图普通二进制编码器1、编码器的工作原理 I0 I1 Yn-1 Y0 Y1 1n2 -I二进制 编码器 2n个 输入 n位二进制码输出 (1) 4线2线普通二进制编码器 (设计)1000010000100001Y0Y1I3I2I1I0 （2）逻辑功能表编码器的输入为高电平有效。 Y1 Y0

14、 I0 I1 I2 I3 （a）逻辑框图4输入二进制码输出110110001、编码器的工作原理321032100321032101IIIIIIIIYIIIIIIIIY 该电路是否可以再简化？321032100321032101IIIIIIIIYIIIIIIIIY I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 (2.) 键盘输入8421BCD码编码器（分析） 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & G

15、S D C B A S3 代码输出 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 使能标志 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 编码输入 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9ABCDGS 111111111100000 111111111010011

16、 111111110110001 111111101101111 111111011101101 111110111101011 111101111101001 111011111100111 110111111100101 101111111100011 011111111100001 该编码器为输入低电平有效2. 键盘输入8421BCD码编码器功能表 当所有的输入都为1时，Y1Y0 = ？Y1Y0 = 00无法输出有效编码。结论：普通编码器不能同时输入两个已上的有效编码信号 I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 =

17、 I3 = 1 , I1= I0= 0时，Y1Y0 = ？Y1Y0 = 00 3. 优先编码器 优先编码器的提出： 实际应用中，经常有两个或更多输入编码信号同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。(2)优先编码器线(42 线优先编码器)（设计）（1）列出功能表输输 入入输输 出出I0I1I2I3Y1Y0100000100011010111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3输入为编码信号I3 I0

18、 输出为Y1 Y03321IIIY+=33210IIIIY+=优先编码器CD4532的示意框图、引脚图2 集成电路编码器 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 I2 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 & 1 GS 1 E1 1 & I1 I7 I6 I5 I4 I

19、3 I0 EI Y2 Y1 Y0 CD4532电路图 优先编码器CD4532功能表输输 入入输输 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL为什么要设计GS、EO输出信号？用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4

20、532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 00 0 0 0 0 0无编码输出0。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A

21、8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 11 0 0 0 00若无有效电平输入 0 1 1 1那块芯片的优先级高？1若有效电平输入。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1

22、A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若有效电平输入 1 1 1 1译码器的分类： 译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)1 译码器的概念与分类译码器：具有译码功能的逻辑电路称为译码器。唯一地址译码器代码变换器将一系列代码转换成与之一一对应的有效信号。 将一种代码转换成另一种代码。 二进制译码器 二十进制译码器显示译码器常见的唯一地址译码器： 4.4.2 译码器/数据分配器2线 - 4线译码器的逻辑电路(分析） 1 A1 1 1 A0 &

23、amp; & & & E 0Y 1Y 2Y 3Y LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表010AAEY 011AAEY 012AAEY 013AAEY （1.） 二进制译码器 x0 x1 xn-1 y0 y1 1- -ny EI 使能输入使能输入 二进制二进制译码器译码器 n 个输入端使能输入端2n个输出端设输入端的个数为n，输出端的个数为M则有 M=2n2、 集成电路译码器(a) 74HC139集成译码器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x

24、139 (1. )二进制译码器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表逻辑符号说明逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量(如)上面的“”号参与运算(如E变为E )，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。 E1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 (b) 74HC138(74LS138)集成译码器 A0 A1 A2 1E

25、2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图逻辑图 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74HC138集成译码器逻辑图 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & &

26、; & & 74HC138集成译码器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2 E3输 出输 入A1A02E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHL

27、HHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输 出输 入A1A00120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 1、已知下图所示电路的输入信号的波形试画出译码器输出的波形。译码器的应用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y

28、7 C B A 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2

29、(II) (III) 2、译码器的扩展用74X139和74X138构成5线-32线译码器3线8线译码器的 含三变量函数的全部最小项。Y0Y7基于这一点用该器件能够方便地实现三变量逻辑函数。3、用译码器实现逻辑函数。0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .当E3 =1 ，E2 = E1 = 0时7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2

30、E1 A0 A1 A2 7620mmmm ABCAL 用一片74HC138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数. +5V A B C L & 7620YYYY ABCCABCBACBAL 数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 用74HC138组成数据分配器用译码器实现数据分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V

31、D= E2 E1 Y0 Y0 010YCBADEEY232 当ABC = 010 时，Y2=DCBA输 入输 出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138译码器作为数据分配器时的功能表 12345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A0VCC A0 A1 A2

32、A3 1 1 1 1 1 1 1 1 & & & & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：将8421BCD码译成为10个状态输出。 7442功能表十进十进制数制数BCD输入输入输输 出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHH

33、HHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均为高电平。 （2） 集成二十进制译码器7442显示译码器 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器 显显示示器器 KHz 1. 七段显示译码器（1）最常用的显示器有：半导体发光二极管和液晶显示器。 a b c d e f g 共阳极显示器 a b c d e f g 共阴极显示器abcdfge显示器分段布局图常用的集成七段显示译码器 -CMOS七段显示译码器74HC4511 a b c d e f g D0 74HC4511 D3 D

34、2 D1 LT BL LE LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0 g f e d c b a 字形 输 出 输 入十进 制或功能 D3 D2 D1 D0 BL LECMOS七段显示译码器74HC4511功能表*HHH锁 存熄灭LLLLLLLHL灭 灯HHHHHHHL灯 测 试熄灭LLLLLLLHHHHHHL15熄灭LLLLLLLL

35、HHHHHL14熄灭LLLLLLLHLHHHHL13熄灭LLLLLLLLLHHHHL12熄灭LLLLLLLHHLHHHL11熄灭 LLLLLLLLHLHHHL10 LT g f e d c b a 字形输 出输 入十进制或功能 BL LE D3 D2 D1 D0CMOS七段显示译码器74HC4511功能表(续)例 由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。 H7 H6 H5 H4 0 (0) 45114 显显示示器器4 1 (0) (I) (II) (III) ag ag ag ag LT LE BL (III) D3 D2 D1 D0 LT L

36、E BL (I) LT LE BL (II) LT LE BL 1 H3 H2 H1 H0 M7 M6 M5 M4 M3 M2 M1 M0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 4.3.3 数据选择器1、数据选择器的定义与功能 数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关” 。 通通道道选选择择数数据据输输出出 I0 I1 12- -nI S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 4选1

37、数据选择器2 位地址码输入端使能信号输入端，低电平有效1路数据输出端（1）逻辑电路数据输入端（2）工作原理及逻辑功能0 0I30 11 01 1=1=0 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 301201101001ISSISSISSISSY 33221100mImImImIY 01YS0S1E地址使能输出输 入功能表000I0001I1010I2011I374LS151功能框图D7YYE74HC151D6D5D4D3D2D1D0S2S1S02、集成电路数据选择器8选1数据选择器74HC1512、集成电路数据选择器 E D0 D1 D2 D3 D4 D

38、5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 & & & & & & & & & & 2个互补输出端8 路数据输入端1个使能输入端3 个地址输入端74LS151的逻辑图输输 入入输输 出出使使 能能选选 择择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSS

39、DSSSDSSSDSSSY iiimDY 70当E=1时，Y=1 。 当E=0时数据选择器组成逻辑函数产生器控制Di ，就可得到不同的逻辑函数。5、数据选择器74LS151的应用当D0 =D3=D5 = D7=0D1 =D2=D4= D6=1 时：当D0 =D3=D5 = D7=1D1 =D2=D4= D6=0 时：D7YYE74LS151D6D5D4D3D2D1D0S2S1S0iiimDY 706421mmmmY 7530mmmmY 当E=0时：比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ1

40、0Y=L例1 试用8选1数据选择器74LS151产生逻辑函数 XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解:利用8选1数据选择器组成函数产生器的一般步骤a、将函数变换成最小项表达式b、将使器件处于使能状态c、地址信号S2、 S1 、 S0 作为函数的输入变量d、处理数据输入D0D7信号电平。逻辑表达式中有mi ,则相应Di =1，其他的数据输入端均为0。总结:用两片74151组成二位八选一的数据选择器 数据选择器的扩展位的扩展 S2 S1 S0 D

41、00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) 字的扩展 将两片74LS151连接成一个16选1的数据选择器， D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y D8 D9 D10

42、D11 D12 D13 D14 D15 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y 1 Y Y 1 & (0) 74HC151 (I) 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1 S0 实现并行数据到串行数据的转换 S0 S1 L S2 0 1 0 0 1 1 0 1 1. 1位数值比较器(设计) 数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。输入：两个一位二进制数 A、B。 输出： FBA=1，表示A大于BFBABA=FBAABBA+=FBA=一位数值比较器真值表100110010

43、10101010000FA=BFABBA输 出输 入2、2 位数值比较器：输入：两个2位二进制数 A=A1 A0 、B=B1 B0能否用1位数值比较器设计两位数值比较器? 比较两个2 位二进制数的大小的电路当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。用一位数值比较器设计多位数值比较器的原则 真值表001010100A0 B0A0 B0A0 = B0A1 = B1A1 = B1A1 = B1010A1 B1FA=BFABA0 B0A1 B1输 出输 入FAB = (A1B1) + ( A1=B1)

44、(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0BIABFA B3HLLA3 B2HLLA3 = B3A2 B1HLLA3 = B3A2 = B2A1 B0HLLA3 = B3A2 = B2A1 = B1A0 FBAFBA高位片输出低位片 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1

45、B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 0 1 0 FAB FA=B FAB B3A3B0A0B7A7B4A4用两片74LS85组成16位数值比较器（串联扩展方式）。 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 FAB FA=B

46、FAB 高位片 输出低位片B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12 0 1 0 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 FAB FA=B FAB 采用串联扩展方式数值比较器用74HC85组成16位数值比较器的并联扩展方式。 A0 B0 A12 B12 IAB IA=B IAB FAB FAB C

47、3 A1 B1 A2 B2 A3 B3 A15 B15 A8 B8 A0 B0 IAB IA=B IAB FAB FAB C2 A1 B1 A2 B2 A3 B3 A4 B4 A0 B0 A0 B0 IAB IA=B IAB FAB FAB C1 A1 B1 A2 B2 A3 B3 A0 B0 IAB IA=B IAB FAB FAB C0 A1 B1 A2 B2 A3 B3 B0 A1 B1 A2 B2 A3 B3 A0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 FAB FAB FA=B C4 IAB IA=B IAB B3A3B0A0B7A7B4A4B11A11B8A8B

48、15A15B12A12输出4.4.5 算术运算电路 A B S C HA FA Ai Bi Ci-1 Ci Si 在两个1位二进制数相加时，不考虑低位来的进位的相加 -半加 在两个二进制数相加时，考虑低位进位的相加 -全加 加法器分为半加器和全加器两种。半加器全加器1、半加器和全加器两个4 位二进制数相加:（1） 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式1000C011110101000SBA 半加器的真值表 A B =1 & C=AB BAS BABAS如用与非门实现最少要几个门?C = AB 逻辑图（2）

49、全加器（Full Adder） 1110100110010100全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 111011101001110010100000CSCBA 你能用7415174138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同?iiiii CBAABCCBACBACBASiiio)( CBAABBCACBAABC S A B Ci Co BA iCBA AB i)(CBA 1 CO CO A B

50、 S CO Ci C O C I 于是可得全加器的逻辑表达式为加法器的应用1110100110010100全加器真值表 111011101001110010100000CSCBAABC有奇数个1时S为1；ABC有偶数个1和全为0时S为0。-用全加器组成三位二进制代码奇偶校验器用全加器组成八位二进制代码奇偶校验器，电路应如何连接？（1）串行进位加法器如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =?低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。2、多位数加法器 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1

51、S2 S3 C3 C0 C1 C2 FA0 FA1 FA2 FA3 0定义两个中间变量Gi和Pi ： Gi= AiBi （2）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。定义第i 位的进位信号（Ci ）：1- - iiiiiiC)BA(BACCi= GiPi Ci-1 1- - iiiiCBAS)BA(piii 4位全加器进位信号的产生：C0= G0+P0 C-1 C1= G1+P1 C0C1 = G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1 C2 = G2+P2 G1+ P

52、2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1)Gi= AiBiCi= GiPi Ci-1 )BA(piii 集成超前进位产生器74LS182 Cn+x Cn+y Cn+z 3P3 Cn & & 1 1 1 1 1 3G2P3 2G3 1P3 1G3 0P3 0GP G& & & & & & &

53、 & & & & & 逻辑图 74LS182 Cn+x Cn+y Cn+z G P Cn G0 P0 G1 P1 G2 P2 G3 P3 逻辑符号超前进位集成4位加法器74LS283 A3 B2 A2 B1 A1 B0 A0 C1 74HC283 B3 CO S3 S2 S1 S0 74HC283逻辑框图 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 74HC283引脚图 B3 A3 B2 A2 B1 A1 B0 A0 C1

54、 & 1 & 1 & 1 & 1 & 1 1 1 & & & & C O (C3) & P3 1 1 & & & & P2 1 1 & & & P1 1 1 & & P0 1 1 S3 1 S2 1 S1 1 S0 74HC283逻辑框图4. 超前进位加法器74LS283的应用例1. 用两片74LS283构成一个8位二进制数加法器。 A4 B4 A5 B5 A6 B6 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3

55、 S2 S1 S0 S7 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片内是超前进位，而片与片之间是串行进位。 B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S2 S1 S0 C1 CO 0 8421码输入余3码输出1 10 0例. 用74283构成将8421BCD码转换为余3码的码制转换电路 。8421码余3码000000010010001101000101+0011+0011+0011CO3 减

56、法运算 在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。若n位二进制的原码为N原，则与它相对应的2 的补码为N补=2N -N原补码与反码的关系式N补=N反+1设两个数A、B相减，利用以上两式可得A -B=A+B补-2n=A+B反+1-2n1）A-B 0的情况。2）A-B 0的情况。 结果表明，在AB 0时，如加补进位信号为1，所得的差就是差的原码。在AB =右移右移左移左移位运算符与缩位运算的比较 A：4b1010 、B：4b1111，AB= 1010 AB= 0101A|B= 1111 A&B= 1010A = 0101B = 0000 位运算A=1

57、B=1A=0B=0|A=1|B=0&A=1&B=1&A=1&0&1&0=0 缩位运算对同一个操作数的重复拼接还可以双重大括号构成的运算符例如4A=4b1111，2A,2B,C=8b11101000。作用是将两个或多个信号的某些位拼接起来成为一个新的操作数，进行运算操作。位拼接运算符设A=1b1，B=2b10，C=2b00则B,C4b1000A,B1,C03b110A,B,C,3b101=8b11000101。一般用法：condition_expr?expr1:expr2;条件运算符是三目运算符，运算时根据条件表达式的值选择表达式。首先计算第一个操作数condition_expr的值，如果