++++系统结构与微处理器

1、第一章8086系统结构与80X86微处理器2.1微处理器概述微处理器：将运算器，寄存器和控制器集成在一个芯片上称为微处理器（迟U）.微型计算机：以迟U为CPU的计算机称为微型计算机.存储器的三级结构:微处理器CPU高速缓冲存储器（Cache）41111111111主存储器（主存）4_外存储器（80386以上）1111111图2-1存储器三级结构P31主存储器：CPU可直接访问的存储器.外存储器：硬盘，光盘等.外存储器上的程序必须调入主存储器才能执行集成在CPU芯片上，可高速运行的存储器.微处理器的主要技术参数字长.1. 内部工作频率.2. 外部工作频率（主板工作频率）前端工作频率（与主存显卡的

2、总线工作频率）3. 内部Cache的容量.4. 地址总线宽度.5. 数据总线宽度.6. 电压（功耗）.微处理器的内部结构微处理器应具有的基本功能： 进行算术和逻辑运算； 可以暂存少量数据； 能对指令进行寄存、译码并执行指令所规定的操作； 具有与存储器和I/O接口进行数据交换； 能提供整个系统所需的定时和控制信号； 可响应I/O设备发出的中断请求； 实现DMA的能力.微处理器的典型结构：微处理器有运算器、寄存器和控制器构成PU控制器程序计数器（PC）指令寄存器（IR）指令译码器（ID）控制逻辑部件堆栈指示器（SP）处理机状态字（PSW）工作寄存器地址寄存器111数据寄存器111ALUI/O控制逻

3、辑图2-2典型微处理器内部结构P34算术逻辑运算单元（ALU:实现算术运算、逻辑运算等工作寄存器：数据寄存器组：暂存操作数和中间运算结果.地址寄存器组：用于存放操作数的寻址等.控制器：完成指令的读入、寄存、译码和执行；程序计数器（PC:用于保存下一条要执行的指令的地址地址寄存器组用于操作数的寻址.指令寄存器（IR）:保存从存储器中读入的当前要执行的指令；指令译码器（ID）:对指令寄存器中保存的指令进行译码分析；处理器状态字（PSW）:寄存器暂存处理器当前的状态；堆栈指示器（SF）:存放堆栈区的地址指针.堆栈区是按后进先出原则组织的专用存储区.I/O控制逻辑：实现CPU与外界的连接.计算机的工作

4、过程：计算机复位启动后，一般情况下不停地“取指f执行”.图2-3指令执行过程P35微处理器的外部结构P-35微处理器的引脚构成微处理器级总线，由于封装功耗等的限制，外部经总线控制逻辑构成系统总线.系统总线必须完成以下功能： 和存储器之间交换信息；和I/O设备之间交换信息（对于DMA设备接口较复杂）； 必要一些信号：时钟脉冲、复位信号、电源和接地等.系统总线由以下三部分构成： 地址总线：选择存储器或输入/输出端口；20条. 数据总线：传送数据；16条. 控制总线：协调个部分工作；若干条.2.2 8086/8088CPU的功能结构P36AHALBHBLCHCLDHDLSPBPDISIAHALBHB

5、LCHCLDHDLSPBPDISIEU控制器执行单元EU123456指令队列队列总线8位总线控制电路8086总线总线控制单元BIUI图3.48086功能框图P36Intel8086属第三代十六位微处理器，具有20条地址线，直接寻址能力1M数据总线16条，可进行16位或8位操作.8086由两个独立的单元构成：总线接口单元BIU:执行总线周期，实现与存储器和I/O口之间的数据交换.执行单元EU从指令队列寄存器取指并加以执行（8088指令队列寄存器的长度为4）.8086CPU程序（指令）执行过程如下图（取指和执行可并行进行）（a）串行处理时间取指令译码取数据执行存储结果取指令译码执行11111222

6、总线接口BIU取指令1取指令2取数据1取指令3存储结果1取指令4Z.F/执行部件EU等待（空闲）译码1执行1译码2执行2（b）流水处理（并行处理）图2-5串行处理和流水处理P37P38P382.3 8086/8088寄存器结构（编程模型）通用寄存器AHAL累加器BHBL基址寄存器数据寄存器CHCL计数寄存器DHDL数据寄存器SP堆栈指针f地址指针和BP基址扌曰针SI原变址寄存器变址寄存器*DI目的变址寄存器JIP指令指针-控制寄存器FLAGS(PSW)标志寄存器CS代码段寄存器hDS数据段寄存器L段寄存器SS堆栈段寄存器ES附加段寄存器专用寄存器图2-68086/8088CPU的寄存器结构P3

7、8存储器的分段管理：8086具有20条地址线（需20位地址来管理1M的存储空间），8086CPU内部寄存器为16位；为此，将存储器分段管理：存储器的地址由段地址（16位）和段内偏移地址（也称有效地址EA，16位）来合成，具体合成算法：存储器的物理地址=段地址X10H+偏移地址.【例】段地址为2000H,偏移地址为3456H,则存储器的物理地址为23456H逻辑地址=段地址:偏移地址；如2000H:3456H231通用寄存器组P381. 数据寄存器AX、BX、CX、DX为16位长度，可8位使用：AH,AL,BH,BL注意：寄存器名称上和功能上是有差异的！2. 指针寄存器和变址寄存器.SP,BP,

8、SI,DI均为16位长度！存放的将是段内的偏移地址（有效地址EA）段寄存器组P39代码段寄存器CS和指令指针寄存器IP将合成程序计数器PC,将指向指令存放位置；堆栈段寄存器SS和SP合成后将指向堆栈区堆栈区：以后进先出的方式存放数据，用于子程序调用，中断等场合数据段寄存器DS或ES将和指令中指定的有效地址合成数据存放物理地址.控制寄存器组P40指令指针IP指令指针IP总是保存有下一条要执行指令在代码段中的偏移地址;转移指令、子程序调用指令等将改变IP值.2.标志寄存器（FLAGDF、IF和TF为控制标志，其余6个为状态标志.D15D14D13D12D11D10D9DeD7DeD5D4D3D2D

9、1D0OFDFIFTFSFZFAFPFCFCF:进位/借位标志.PF:奇偶标志（偶）.AF:半进位标志（辅助进位）.状态标志控制标志ZF:零标志SF：符号标志.OF:溢出标志DF:方向标志.IF:中断允许标志TF:陷阱标志（单步标志）_假如前一条指令执行加法：指令执行后各标志位是：SF=1、ZF=0、PF=1、AF=1，CF=0、OF=1.2.4 8086/8088存储器组织和I/O组织241存储器地址空间格式和数据存储格式1. 8086的存储器是以字节（8位）为单位组织具有20条地址线可管理1M,（220）存储单元存储器十六进制地址二进制地址00000H0000000000000000000

10、000001H0000000000000000000100002H0000000000000000001000003H0000000000000000001100004H00000000000000000100FFFFEHFFFFFH存储器内两个连续字节定义为一个字，该字的低字节在低地址单元，高字节在高地址单元；低字节单元的地址称为该字的存放地址.2. 允许字从任何地址开始存放，字存放地址为偶数时，称为对准的，否则未准8086对对准的字的访问仅需一个总线周期，否则需两个总线周期.单元地址存放内容78H9FH46HDFH6CH6FH78H9FH46HDFH6CH6FH00000H00001H00

11、11FH00120H00121HFFFFFH9F78H6CDF46H高字节地址N+1丄高字节地址N7654321076543210位号1514131211109876543210图2-8数据和位号的约定P41图2-7存储器中的数据存储器的分段和物理地址的形成1M字节的存储空间划分成若干个逻辑段，每段的最大容量为64K（64X210）.1. 一段起始地址的高十六位地址为段地址，段内的一个存储单元地址，可用相对于段地址的段内偏移量来表示，偏移量也称偏移地址或有效地址（用EA表示），偏移地址为十六位长度，范围为0000H-0FFFFH.3.每个存储单元在存储器中的实际地址称为物理地址.4. 物理地址

12、=段地址X10H+偏移地址逻辑地址=段地址:偏移地址；如2000H:3456H5. 当前段：由当前段地址寄存器内容设定的段.6. 段与段之间可重迭，也可有间隔，一段的最大空间为64K.P42存储器（1M空间）段0段1段2150段内偏移地址1943C段寄存器0000AAv/19020位物理地址图2-10物理地址的形成P42段地址左移四位243信息的分段存储与段寄存器的关系访问存储器类型段地址段内偏移地址默认段地址可指定段地址取指令码CS无IP一般数据操作DSCSES或SS有效地址EABP作基址时SSCSDS或ES有效地址EA堆栈操作SS无SP字符串操作源地址DSCSESSSSI字符串操作目的地址ES无DI表2.2存储器操作时段地址和段内偏移地址的来源P43段地址的设置可重叠也可不重叠2448086/8088的I/O组织8086使用十六条地址线A15-Ao及控制线M/IO、WR、RD来实现对I/O端口的访问，采用专用的输入和输出指令，可八位也可可十六位操作，可设置的最大输入输出空间为64K.2.6Intel80X86系列略作业：1阐述微处理器内部结构个部分的功能.2阐述系统总线的作用.3.8086/80