第11章时序逻辑电路

1、2022-3-21第第11章章 时序逻辑电路时序逻辑电路11.1 触发器触发器11.2 时序逻辑电路分析时序逻辑电路分析11.3 常用时序逻辑电路组件常用时序逻辑电路组件11.4 时序逻辑电路设计时序逻辑电路设计2022-3-2111.1 触发器触发器11.1.1 基本基本R-S触发器触发器&RDSDQQRD-RESET直接复位端直接复位端S D-SET直接直接置位端置位端Q, Q 输出端输出端 电路的特点（电路的特点（SD和和RD低电平有效）低电平有效）组成：用组成：用2个与非门个与非门(或或非门或或非门)构成构成R-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位) 1 0

2、 1 0(置位置位) 1 1 保持原状保持原状 0 0 不确定不确定&RDSDQQ011100RD=0同时同时SD=1时时, Q=0。故。故RD称为称为复位端复位端,或称为或称为清清0端端R-S触发器真值表触发器真值表&RDSDQQ011100RDSDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 1 1 保持原状保持原状 0 0 不确定不确定SD=0同时同时RD=1时时, Q=1。故。故SD称为称为置位端置位端,或称为或称为置置1端端&RDSDQQR-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 1 1 保持原状保持原状 0 0

3、 不确定不确定 指指R、S从从01或或10变成变成11时时,输出端状态不变输出端状态不变111100&RDSDQQR-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 1 1 保持原状保持原状 0 0 不确定不确定 指指RD、SD同时从同时从00变成变成11时时, 输出端状态不定输出端状态不定001111R-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位) 1 0 1 0(置位置位) 1 1 保持原状保持原状 0 0 不确定不确定 指指RD、SD同时从同时从00变变成成11时时, 输出端状态不定输出端状态不定&RDSDQQ0011

4、1111&RDSDQQ001111110000即即Q、Q也可能是也可能是01,也可能是也可能是10设计电路时此种情况设计电路时此种情况应避免应避免R-S 触发器特点触发器特点:(1) 具有两个稳态具有两个稳态(Q=0,Q=1或或Q=1,Q=0), 称为双稳态触发器称为双稳态触发器.(2) 可触发使之翻转可触发使之翻转 (使使RD、SD之一为之一为0时可时可翻转翻转).(3) 具有记忆功能具有记忆功能(RD、SD都为都为1时，保持原来时，保持原来状态状态).2022-3-21（补充补充）R-S触发器应用举例触发器应用举例: 单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K

5、2022-3-21R-S触发器应用举例触发器应用举例: 单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K2022-3-21R-S触发器应用举例触发器应用举例: 单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脉冲正脉冲负脉冲负脉冲2022-3-2111.1.2 同步同步RS触发器触发器1电路的组成和逻辑功能电路的组成和逻辑功能 图图11-4 同步同步RS触发器触发器 &RDSDQQ&RSCP触发器只有在触发器只有在同步信同步信号（时钟脉冲信号号（时钟脉冲信号Clock Pulse）到达时到达时才根据输入信号改变才根据输入信号改变状态状态

6、当当CP=0时，触发器时，触发器的状态不改变；的状态不改变；CP为高电位时，状态为高电位时，状态发生相应的翻转。发生相应的翻转。 2022-3-21RDSDSCPQQS 1S C1 1R RR图图11-5 同步同步RS触发器图形符号触发器图形符号 触发器功能表触发器功能表CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持2022-3-21根据真值表，以根据真值表，以S、R和和 nQ得到同步得到同步RS触发器的特性触发器的特性方程方程10nnQSRQS R式中式中0S R 是约束条件，

7、意味着是约束条件，意味着S和和R不能同时为不能同时为1。但应特别指出但应特别指出，只有在，只有在CP = 1期间，特性方程才有期间，特性方程才有效，并由效，并由S、R和和Qn的状态共同决定触发器的次态的状态共同决定触发器的次态Qn+1 ；而在；而在CP = 0期间触发器被封锁，其输出状态期间触发器被封锁，其输出状态不变。在以后的时序逻辑电路的讨论中，一般不把不变。在以后的时序逻辑电路的讨论中，一般不把CP脉冲作为输入信号，而仅仅把它看作一个控制信脉冲作为输入信号，而仅仅把它看作一个控制信号。号。2022-3-212.触发器的触发器的“空翻空翻”现象现象要保证每来一个时钟脉冲，同步要保证每来一个

8、时钟脉冲，同步RS触发器至多翻触发器至多翻转一次，就必须要求在时钟脉冲高电平持续时间转一次，就必须要求在时钟脉冲高电平持续时间（即（即CP = 1），），输入信号输入信号S和和R保持不变保持不变。 触发器发生两次、甚至多次翻转，这种现象称为触触发器发生两次、甚至多次翻转，这种现象称为触发器的发器的“空翻空翻”现象。现象。 同步同步RS触发器在计数状态下的工作触发器在计数状态下的工作: 图图11-6 同步同步RS触发器接成计数型触发器触发器接成计数型触发器把同步把同步RS触发器的触发器的Q、Q分别与输入端分别与输入端R、S相连，相连，就构成计数式就构成计数式RS触发器。触发器。 2022-3-2

9、111.1.3 主从型主从型JK触发器触发器主从型主从型JK触发器由两级同步触发器由两级同步RS触发器串接而成，触发器串接而成，如如图图11-7所示。所示。 端交叉反馈到主触发器的输入端交叉反馈到主触发器的输入从触发器的从触发器的Q、Q控制端，便构成控制端，便构成主从型主从型JK触发器。触发器。当当J = K = 0时，触发器输入端被封锁，时，触发器输入端被封锁，CP对对触发器不起作用，所以，输出保持原状态。触发器不起作用，所以，输出保持原状态。1电路的组成和符号电路的组成和符号2. 主从型主从型JK触发器的工作原理与逻辑功能触发器的工作原理与逻辑功能2022-3-21主触发器主触发器 从触发

10、器从触发器 图图11-7 主从型主从型JK触发器触发器2022-3-21 当当J = 0，K = 1时若触发器原来处于时若触发器原来处于1状态则在状态则在CP = 1时主触发器置时主触发器置0再将主触发器的状态送入从触再将主触发器的状态送入从触发器，发器，完成了置完成了置0的功能。的功能。 若触发器原来处于若触发器原来处于0状态当状态当J = 0，K = 1时在时在CP到来之后，到来之后，触发器都被置触发器都被置0 。 当当J = 1，K = 0时，按同样的方法分析可知，无时，按同样的方法分析可知，无论触发器原状态如何，论触发器原状态如何，CP过后触发器的状态必定是过后触发器的状态必定是Q =

11、 1，Q=0。当当J = K = 1时，在时，在CP=1时，将从触发器的相反时，将从触发器的相反状态存入主触发器状态存入主触发器；又在又在CP由由1变为变为0时，将主触时，将主触发器的状态送入从触发器。发器的状态送入从触发器。，每来一个时钟脉冲，每来一个时钟脉冲，触发器的状态向相反的状态翻转：触发器的状态向相反的状态翻转：1nnQQ2022-3-21JKQn+100Qn01010111 Qn表表11-3 JK触发器功能表触发器功能表 同步输入端同步输入端 1nnnQJQKQ逻辑功能的分析，是在假设逻辑功能的分析，是在假设CP = 1期间期间J、K输入信输入信号状态保持不变的条件下进行的号状态保

12、持不变的条件下进行的 2022-3-21例例11-1 主从型主从型JK触发器的触发器的J、K输入信号如输入信号如图图11-8所所示，试画出输出端示，试画出输出端Q的波形。的波形。解解: 根据表根据表11-3可画出相应的可画出相应的Q端的波形。端的波形。图图11-8 2022-3-213. 异步输入端异步输入端RD和和SD的作用的作用SD和和RD端的作用不受端的作用不受CP同步控制同步控制11.1.4 边沿触发型边沿触发型JK触发器触发器为解决主从型为解决主从型JK触发器触发器CP = 1期间，期间，J、K端的端的正向干扰可能使触发器产生误动作问题，产生正向干扰可能使触发器产生误动作问题，产生了

13、了边沿型边沿型JK触发器触发器。 特点：特点：它的抗干扰性能要比主从型触发器好它的抗干扰性能要比主从型触发器好, 边沿型触发器有边沿型触发器有正正边沿和边沿和负负边沿两种触发方式边沿两种触发方式 负边沿触发器在下降沿触发后的状态取决于负边沿触发器在下降沿触发后的状态取决于下降沿之前下降沿之前J、K的情况。负边沿型的情况。负边沿型JK触发触发器的逻辑功能同主从型器的逻辑功能同主从型JK触发器触发器 2022-3-21图图11-9 T109双双JK触触发器外引线排列图发器外引线排列图 图图11-10 74LS76双双JK触发器外引线排列图触发器外引线排列图 2022-3-2111.1.5.维持阻塞

14、型维持阻塞型D触发器触发器&RDSDQQ&DCP符号符号QRDSD1DCQ2022-3-21由于当一位数置于由于当一位数置于D端时，它要待到下一个端时，它要待到下一个CP到来到来时才被传送到时才被传送到Q输出端，因此又把输出端，因此又把D触发器叫做触发器叫做延迟延迟（Delay）触发器）触发器。 DQn+10011表表11-4 D触发器的功能表触发器的功能表D触发器的特性方程为触发器的特性方程为: 1nQD（11-3） 2022-3-2111.1.6 触发器的触发方式触发器的触发方式1电位触发方式电位触发方式 电位电位触发触发方式方式 正电位触发正电位触发: 触发器只能在触发器只能在CP =

15、1期间翻转，期间翻转，而在而在CP = 0期间不能翻转期间不能翻转 负电位触发负电位触发: 触发器只能在触发器只能在CP = 0期间翻转，期间翻转，而在而在CP = 1期间不能翻转期间不能翻转 为了在逻辑符号图上与其他两种触发方式加以区为了在逻辑符号图上与其他两种触发方式加以区别，其别，其CP端不加端不加“”符号，而正、负电位触发符号，而正、负电位触发则以在则以在CP端属部端属部有无小圆圈有无小圆圈来区分。来区分。 2022-3-212主从触发方式主从触发方式 特点特点: 触发过程分主、从两步完成触发过程分主、从两步完成 缺点缺点: 在在CP = 1期间，输入信号不允许变化，否则期间，输入信号

16、不允许变化，否则就有可能产生不符合该触发器逻辑状态表的就有可能产生不符合该触发器逻辑状态表的错误结果。错误结果。主从触发方式的触发器在逻辑符号图上，其主从触发方式的触发器在逻辑符号图上，其CP端加端加“”符号，对于前（正）后（负）沿翻转则以在符号，对于前（正）后（负）沿翻转则以在CP端属部有无小圆圈来区分。端属部有无小圆圈来区分。3. 边沿触发方式边沿触发方式 特点特点: 触发器只在时钟脉冲跳变时发生翻转，而在维触发器只在时钟脉冲跳变时发生翻转，而在维持为持为0或维持为或维持为1期间，输入信号的任何变化都期间，输入信号的任何变化都不会影响触发器的输出状态。不会影响触发器的输出状态。 集成集成4

17、D触发器触发器74LS175的应用举例的应用举例抢答电路抢答电路1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR500 4+5V111&1+5V4.7k 风鸣器风鸣器CP1kHz主持人清主持人清0甲甲乙丙丁74LS175参赛人参赛人抢答按键抢答按键1课堂练习课堂练习题目题目:时钟时钟CP及输入信号及输入信号D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q的波形的波形,设各输出端设各输出端Q的的 初始状态初始状态=0.DQDCPQ1Q2DQDCPDQDCPQ1课堂练习课堂练习(续续)CPDQ1课堂练习课堂练习(续续)Q2DQD

18、CPCPDQ12022-3-2111.2 时序逻辑电路分析时序逻辑电路分析时序逻辑电路由时序逻辑电路由组合逻辑电路组合逻辑电路和和存储电路存储电路两部分组成两部分组成 存储电路的存储电路的输出状态必须反馈到组合电路的输入端输出状态必须反馈到组合电路的输入端,与与输入信号一起，共同决定组合逻辑电路的输出。输入信号一起，共同决定组合逻辑电路的输出。 图图11-12 时序逻辑时序逻辑电路结构电路结构 框图框图1,nnt t表示相邻的两个离散时间表示相邻的两个离散时间 式中式中 输出方程输出方程 :( ) ( ),( )YF XQnnnttt驱动方程驱动方程: ( ) ( ),( )ZH XQnnnt

19、tt状态方程状态方程: 1() ( ),( )QG ZQnnnttt（11-4） 根据时钟脉冲加入方式的不同分为根据时钟脉冲加入方式的不同分为同步时序逻辑电路同步时序逻辑电路和和异步时序逻辑电路异步时序逻辑电路 根据输出信号的特点将时序电路分为根据输出信号的特点将时序电路分为米利（米利（Mealy）型）型和和摩尔（摩尔（Moore）型）型2022-3-2111.2.1 时序逻辑电路的基本分析方法时序逻辑电路的基本分析方法时序逻辑电路分析时序逻辑电路分析就是分析给定逻辑电路的逻就是分析给定逻辑电路的逻辑功能辑功能 其一般步骤其一般步骤 :(1)分析电路的组成。分析电路的组成。 (2)根据给定的电

20、路，写出写出每个触发器的时根据给定的电路，写出写出每个触发器的时钟钟 方程、驱动方程和输出方程方程、驱动方程和输出方程 (3) 把各个触发器的驱动方程代入触发器的特把各个触发器的驱动方程代入触发器的特性方程，得出各触发器的状态方程。性方程，得出各触发器的状态方程。2022-3-21(4) 根据状态方程和输出方程，求出次态和根据状态方程和输出方程，求出次态和输出，列出完整的逻辑状态转换表或者状态输出，列出完整的逻辑状态转换表或者状态转换图，画出时序图（波形图）。转换图，画出时序图（波形图）。(5) 根据得到的状态转换表或者状态转换图根据得到的状态转换表或者状态转换图等等,分析该时序电路的状态变化

21、规律，确定分析该时序电路的状态变化规律，确定其逻辑功能其逻辑功能.对于有些时序电路，还需要检对于有些时序电路，还需要检查电路能否自启动。查电路能否自启动。 分析步骤图示：分析步骤图示：19逻辑电路逻辑电路输出方程输出方程激励方程激励方程状态方程状态方程状态表状态表电路功能电路功能时序图时序图状态转移图状态转移图2022-3-2111.2.2 时序逻辑电路分析举例时序逻辑电路分析举例例例11-2 分析如图分析如图11-13所示时序逻辑电路的功能，所示时序逻辑电路的功能，假设初始状态为假设初始状态为Q2Q1Q0011。图图11-13 例题例题11-2的逻辑图的逻辑图 2022-3-21解解: 首先

22、首先分析分析电路电路组成组成 图图11-13所示时序逻辑电路由三个所示时序逻辑电路由三个JK触发器触发器F0、F1和和F2组成，它们组成，它们受同一个时钟脉冲受同一个时钟脉冲CP控制，因此控制，因此是同步时序电路。是同步时序电路。 写出每个触写出每个触发器的时钟发器的时钟方程、驱动方程、驱动方程和输出方程和输出方程。方程。 时钟方程时钟方程: 123CPCPCPCP驱动方程驱动方程： J0= nQ2, K0= nQ2J1= ,K1= nQ0nQ0J2= ,K2= nQ1nQ1输出方程：本电路不存在输出方程输出方程：本电路不存在输出方程 2022-3-21求各触发器状方程 10nQnQ2= 11

23、nQnQ0= 12nQnQ1= 由状态方程列出状态转换表 原状态原状态新状态新状态0 1 11 1 01 1 01 0 11 0 10 1 1nQ2nQ1nQ012nQ11nQ10nQ2022-3-21图图11-14 例例11-2的波形图的波形图 检查电检查电路能否路能否自启动自启动 Q2CPQ1FF1D1FF2D2FF0D0&Q0Z例例2 分析下列时序逻辑电路的功能。分析下列时序逻辑电路的功能。28同步、特殊同步、特殊Moore型型电路电路输入输入： Q2、 Q1、Q0输出输出：Z、 Q2n+1、 Q1n+1、Q0n+1电路观察电路观察29（1）求激励方程和输出方程：）求激励方程和输出方程：

24、2QZ 解：解：（2）求状态方程：）求状态方程：3012012121100QDQDQQQQQQD12120111212110010QDQQDQQQQQQQDQnnn31（3）列状态表：）列状态表：（4）画状态转移图：）画状态转移图：32Q2Q1Q0 / Z000/0001/1010/0111/1100/0101/1110/0011/1有效状态有效状态和和无效状态无效状态的概念的概念（5）逻辑功能分析：）逻辑功能分析：33 随着随着CPCP节拍的到来，电路在七个有效节拍的到来，电路在七个有效状态中循环变化状态中循环变化2.2.输出输出Z Z 也在也在00101110010111七个数中循环。说七

25、个数中循环。说 明该电路输出一个周期的数字序列信号明该电路输出一个周期的数字序列信号结论：结论：该电路是一个该电路是一个 序列信号发生器。序列信号发生器。3.3.电路是可自启动的。电路是可自启动的。什么是可自启动电路？什么是可自启动电路？ 时序电路中的所有时序电路中的所有经过数个经过数个CP脉冲后都能进入脉冲后都能进入，称电路为，称电路为34Q2Q1Q0 / Z000/0001/1010/0111/1100/0101/1110/0011/1可自启动电路可自启动电路与与不可自启动电路不可自启动电路举例举例352022-3-2111.3 常用时序逻辑电路组件常用时序逻辑电路组件11.3.1 寄存器

26、寄存器寄存器（寄存器（Register）是存放数码的部件，它必须具）是存放数码的部件，它必须具备接收和寄存数码的功能备接收和寄存数码的功能,可分为数码寄存器和移位可分为数码寄存器和移位寄存器两大类寄存器两大类. 1数码寄存器数码寄存器只具有接收数码和清除原有数码功能的寄存器称为只具有接收数码和清除原有数码功能的寄存器称为数码寄存器数码寄存器。 11.3.1寄存器寄存器1 数码寄存器数码寄存器(并行寄存器并行寄存器)DCP一个一个D触发器触发器组成组成1位的数位的数码寄存器码寄存器CP上升沿上升沿,Q =DCP高电平、低电平、高电平、低电平、 下降沿，下降沿，Q不变不变由由D触发器组成，用于存放

27、数码触发器组成，用于存放数码RDSDDCPQQ由由4D集成电路集成电路74LS175组成组成4位二进制数寄存器位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高电平吊高电平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（电源（电源CP 1D2D3D4D1Q2Q3Q4Q4D锁存器锁存器数码寄存器数码寄存器(续续)4位二进制数位二进制数数码寄存器数码寄存器(续续)由由8D集成电路集成电路74LS273组成组成8位二进制数寄存器位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 7

28、4LS2731D8D1Q8Q8D锁存器锁存器Q4Q5Q6Q7D4D5D6D7 CP8位二进制数位二进制数D7D0数码寄存器用于计算机数码寄存器用于计算机 并行输入并行输入/输出接口输出接口外部设备外部设备(打印机打印机)8D锁存器锁存器1D8D1Q8QCPD7D0计算机计算机CPU控制信号控制信号计算机计算机CPU数据总线数据总线输出接口输出接口计算机总线画法计算机总线画法:一条粗线代表一条粗线代表8条线条线2 串行移位寄存器串行移位寄存器1. 用用D触发器组成的移位寄存器触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行串行输入输入循环移位寄存器循环移位寄存

29、器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经经4个个CP脉冲脉冲循环一周循环一周CP Q1 Q2 Q3 Q4 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 013.6 寄存器寄存器13.6.2 串行移位寄存器串行移位寄存器1. 用用D触发器组成的移位寄存器触发器组成的移位寄存器经经4个个CP脉冲脉冲,Di 出现在出现在Q4上上Q1 Q2 Q3 Q4CP Di Di Di DiCP Di Di Di 0CP Di Di 0 0CP Di 0 0 0C 0 0 0 0由由D触发器组成的触发器组成的串行移位寄存器串行移位寄存器功能表功能

30、表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行串行输入输入11.3.2计数器计数器1 二进制计数器二进制计数器二进制数二进制数: 用用0和和1两个数字表示两个数字表示, 加加1计数计数,逢逢2进进1 0 0 0 0+) 1 0 0 0 1+) 1 0 0 1 0第第0位的位的1相当于十进制的相当于十进制的1第第1位的位的1相当于十进制的相当于十进制的2二进制数二进制数4位二进制数位二进制数: Q3 Q2 Q1 Q0位数位数: 3 2 1 0权重权重:223212028 4 2 18421码码相当于十进制数相当于十进制数: 8Q3+4Q2+2Q1+1Q0 例例: Q3Q2Q1Q

31、0=1010B =81+4 0+21+10 =10DB代表二进制数代表二进制数 (Binary)D代表十进制数代表十进制数 (Decimal)4位二进制表示的最大数为位二进制表示的最大数为: 1111B=8+4+2+1=15D=1248位二进制表示的最大数为位二进制表示的最大数为: 11111111B=D25512816位二进制表示的最大数为位二进制表示的最大数为: D655351216二进制数所表示数的范围二进制数所表示数的范围:4位二进制加法计数器状态转换表位二进制加法计数器状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1

32、1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0要求要求: 每来一个每来一个CP,计数器加计数器加1CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0（1）. 异步二进制加法计数器异步二进制加法计数器用触发器组成计数器用触发器组成计数器QQRSJKJ K Qn+10 0 Qn0 1 01 0 11 1 Q nCP上升沿触发上升沿触发例例: 用维用维阻型阻型J-K触发器组成触发器组成异步异步二

33、进制加法计数器二进制加法计数器由由JK=11控制触发器控制触发器翻转计数翻转计数用用4个维个维阻型阻型J-K触发器组成触发器组成 4位位异步异步二进制加法计数器二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脉冲脉冲进位脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲计数脉冲4位位异步异步二进制加法二进制加法计数器时序图计数器时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000异步异步: 各触发器不同时翻转各触发器不同时翻转, 从低位到高位依次翻转从低位到高位依次翻转 CP的上升

34、沿的上升沿Q0翻转翻转Q0的上升沿的上升沿Q1翻转翻转Q1的上升沿的上升沿Q2翻转翻转Q2的上升沿的上升沿Q3翻转翻转QQRSJKQQRSJKQQRSJKQQRSJKR Q0Q1Q2Q3CP4位异步二进制加法计数器位异步二进制加法计数器状态转换表状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1

35、 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0每每16 个个CP 循环一周循环一周（2）. 同步二进制加法计数器同步二进制加法计数器同步同步: 每个触发器都用同一个每个触发器都用同一个CP触发，要翻转时同时触发，要翻转时同时 翻转翻转设计方法设计方法: 用低位的用低位的Q控制高位的控制高位的J、K，决定其翻转还是不翻转。决定其翻转还是不翻转。 JK00时，不翻转时，不翻转(保持原状保持原状) JK11时，翻转时，翻转J K Qn+10 0 Qn0 1 01 0 11 1 Q nJ-K触发器真值表触发器真值表分析状态转换表，找出控制规律：分析状态转换表，找出控制规律：CP Q

36、3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0(1) Q0的翻转：的翻转： 每来一个每来一个CP，Q0翻转翻转 一次一次(2) Q1的翻转的翻转: Q0=1时时,再来一个再来一个CP , Q1翻转一次翻转一次(3) Q2的翻转的翻转: Q1Q0=11时时,再来一个再来一个 CP,Q2翻转一次翻转一次(4) Q3的翻转的翻转:Q2Q1Q0=111时时,再来一个再来一个CP,Q3翻转一次翻转一次CP Q3 Q2 Q1 Q0 9 1 0 0 1 1

37、0 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0QQRSJKQQRSJKQQRSJKQQRSJK同步二进制加法计数器设计同步二进制加法计数器设计 用维用维阻型阻型J-K触发器触发器(1) Q0的翻转：的翻转： 每来一个每来一个CP，Q0翻转翻转 一次一次R 清清0脉冲脉冲CP(2) Q1的翻转的翻转: Q0=1时时,再来一个再来一个CP , Q1翻转一次翻转一次(3) Q2的翻转的翻转: Q1Q0=11时时,再来一个再来一个 CP,Q2翻转一次翻转一次&Q1Q0Q0Q1Q2Q3JK=11J,K

38、=Q0J,K=(Q1Q0)(4) Q3的翻转的翻转:Q2Q1Q0=111时时,再来一个再来一个CP,Q3翻转一次翻转一次J,K=(Q2Q1Q0)&Q2Q1Q0同步二进制加法计数器同步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脉冲脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0同步二进制加法计数器的同步二进制加法计数器的波形图波形图与异步二进制加法计数器的画法与异步二进制加法计数器的画法相同相同,状态转换表状态转换表也相同，但是也相同，但是.波形图波形图4位同步二进制加法计数器位同步二进制加法计数器时序图时序图1 2 3 4 5 6 7 8 9 10 11 12

39、13 14 15 16CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转同步计数器各触发器在同一时刻翻转而异步计数器各触发器而异步计数器各触发器翻转时刻不同翻转时刻不同,低位的领先低位的领先,高位的迟后高位的迟后,延迟时间为延迟时间为纳秒纳秒(ns)级级十进制数用十进制数用09十个数字表示十个数字表示,而而数字电路中使用二进制数字电路中使用二进制,所以须用所以须用二进制数给十进制数编码二进制数给十进制数编码2 十进制计数器十进制计数器编码方法编码方法: 用用4位二进制数表示位二进制数表示1位十进制数位十进制数, 称为二称为二十进制编码十进制编码

40、, 又称又称BCD码码 ( BCDBinary Coded Decimal ) 二进制数用二进制数用8421码码十进制数十进制数: 用用0 9 共十个数字表示共十个数字表示所以所以,用十个用十个4位二进制数表示位二进制数表示09CP Q3 Q2 Q1 Q0 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9

41、 1 0 0 1十进制数的编码方法十进制数的编码方法例例: 3位十进制数位十进制数: 100, 用用BCD码表示码表示1000001 0000 0000BCD码码十进制数十进制数（1）异步十进制加法计数器设计）异步十进制加法计数器设计(用下降沿触发的维用下降沿触发的维阻型阻型J-K触发器触发器)J K Qn+10 0 Qn0 1 01 0 11 1 Q nQQRSJKCP在在CP 时时,根据根据JK状态状态Q变化变化 异步十进制加法计数器设计异步十进制加法计数器设计(用下降沿触发的维用下降沿触发的维阻型阻型J-K触发器触发器)CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1

42、 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1分析状态转换表分析状态转换表,找出找出JK控制规律控制规律:(1) CP 时时,Q0翻转翻转,JK=11(2) Q0 时时,Q1翻转翻转(3) Q1 时时, Q2翻转翻转,JK=11 10 1 0 1 0 0000(5)当当Q3=1(Q3=0)且且Q0 时时,将将Q1清清0(4) Q0 时时, Q3翻转翻转,且且 Q2Q1=11时时,Q3由由0翻转成翻转成1 Q2Q1=00时时,Q3被清成被清成0R QQRSJKQQRSJKQQRSJK

43、QQRSJK(1) CP 时时,Q0翻转翻转,JK=11异步十进制加法计数器设计异步十进制加法计数器设计(用下降沿触发的维用下降沿触发的维阻型阻型J-K触发器触发器)CPQ0Q1Q2Q3(2) Q0 时时,Q1翻转翻转(3) Q1 时时, Q2翻转翻转,JK=11 &(4) Q0 时时, Q3翻转翻转,且且 Q2Q1=11时时,Q3由由0翻转成翻转成1 Q2Q1=00时时,Q3被清成被清成0(5)当当Q3=1(Q3=0)且且Q0 时时,将将Q1清清0异步十进制加法计数器异步十进制加法计数器 (用下降沿触发的维用下降沿触发的维阻型阻型J-K触发器触发器)时序图时序图1 2 3 4 5 6 7 8 9 10 CPQ0Q1Q2Q300001000100010001001000011000010101010101110十进制加法计数器十进制加法计数器状态