数电课程设计报告万年历

1、北京工商大学数字电子技术基础课程设计报告学院：计算机与信息工程学院专业：信实学 生 姓名：薛子朦学号：1004060121课程设计题目：1.具有运算及存储功能的计算机2.数字万年历设 计 时间：2012/12.23 至 2012/12.26题目要求：一 .运算存储计算机自行设计指令，实现两个数字相加或相减的运算，指令得到译码后控制存储器的相关元件，使数据输入目的地并用代码存在存储器里，用 0、1 字符串来表示；最后运算的结果要有所表示；可参考冯诺依曼计算机体系结构。二 .数字万年历实现万年历数字显示功能，能显示准确的年（平年闰年） 、月（大小月）、星期、日、小时、分钟、秒，并能实现上闹钟功能。

2、一、设计目的1、掌握不同集成芯片的逻辑功能及使用方法2、掌握加法器、存储器的工作原理3、掌握数字电子钟及万年历的组成及工作原理4、数字电子钟及万年历的设计与制作5、熟悉 multisim 电子电路设计及仿真软件的应用6、灵活运用课本知识解决实际问题7、锻炼主动思考的思维方式二、设计思路 - 运算、存储计算机1.74LS283 超前进位并行加法器的串接可以计算八位二进制数的加法运算2将输出的八位二进制数转换成三位十进制数，通过数码管显示3. 通过 8421BCD码编码器，将十进制数转化成四位二进制数4. 选择 74LS283超前进位并行加法器的组合形成 8421BCD码加法器5. 编码器与 74

3、LS283 加法器相接，通过 8421BCD 码加法器串接可以计算三位十进制数的加法运算，输出结果通过数码管显示八位二进制加数三位十进制加数与被加数输入与被加数输入八位二进制数加法运算三位十进制BCD码加法运算九位二进制数到三位十进制BCD码的转换三位数码管显示输出四位数码管显示输出设计思路 - 数字万年历1、设计 60 进制秒计数器，用来实现秒-分及分 -时的计数功能2、设计 24 进制时计数器，用来实现时-日的计数功能3、设计 31、30、29、 28 制天计数器，用来实现不同月份的月计数功能4、设计 12 机制月计数器，用来实现月-年计数功能5、设计 7 进制周计数器，用来实现日-周计数

4、功能6、设计闰年平年不同月份不同进制逻辑电路7、设计调整时间电路8、整合所有电路并根据演示需要增加控制开关三、系统综述（运算、存储计算机）控制电路是总体电路的枢纽， 是控制电路开启和关闭的部分。电路的控制可以采用多种方式，诸如开关、脉冲等。本次设计主要侧重于三位十进制数（000到 255）的输入，于是就要通过一个双掷开关来实现高低电平的输入，双掷开关的另外两头一个接高电平5 伏电压，一个接地，通过开关的开和关来实现1 和 0的输入，这样就实现了电路的控制。本次设计一共用到54 个双掷开关，其型号为 SPDT。开关从下往上、从左往右依次来表示二进制数1 到 9 的输入，其中开关都断开表示 0 的

5、输入。在如图所示的部分开关电路中， J1 到 J9 别表示 1 到 9，实现了 0 到 9 的输入。编码电路是总体电路的第二部分， 其主要作用是实现十进制数到二进制数的转换，本次设计中要用到的是 10 线 -4 线优先编码器 74LS147，通过输入一个十进制数转换到了四位二进制数， 由于 74LS147的输入和输出都是低电平有效， 因此输出的是四位十进制数的反码， 而后面要进行计算， 则此时必须将输出的四个数接到非门，然后输出，这次设计中用到的非门为 74LS05，可以实现反码的转换。加法电路是总电路的第三部分， 也是总电路的中心环节， 74LS283 是中规模四位二进制超前进位加法器， 它

6、实现的是四位二进制数的相加， 但是题目中要设计的是 12 位 BCD 码的相加，这样就需要用到3 个加法器。 BCD 码是用 4 位二进制数表示 1 位十进制数， 4 位二进制数内部为二进制， BCD 码之间是十进制，即逢 10 进 1。采用判“ 9”电路，当和数大于 9 时，8421BCD 码即产生进位，而此时十六进制则不一定产生进位，因此需要对二进制数进行修正，即加上6（ 0110），让其产生一个进位，当和数小于9 时，则不需要修正。将大于 9 的最小项列在卡诺图里，同时，还要考虑到，若相加产生进位，则同样出现大于 9 的结果，综合考虑，可得卡诺图为：S1S000011110S3S2000

7、11111111011通过上述的卡诺图， 可得到修正和数的条件为 L=C3+S3S2+S3S1， 于是可通过一个非门（ 74LS05)、三个与非门 (74LS00 和 74LS10）和两个加法器来 74LS283 来构建成一个新的加法器，这个新的加法器就可以实现一位 8421BCD 码的加法计算。本次设计中，要进行运算的是十二位字码的相加， 需要将三个这样的新加法器串联在一起，于是，将与非门出来的线与加法器向高位的进位端出来的线共同接到一个或门（ 74LS32）的两个入线端，然后将出线端接到下一个新加法器的低位进位输入端，这样就完成了 8421BCD 码的计算。译码电路是总体电路的第四部分，作

8、用在于将加法器输出得到的十二位数通过译码器再转换为三位十进制数。输出电路是总电路的最后一部分，它的作用是显示最后的计算结果。当 BCD码是 0000 时，显示 0；当 BCD码是 0001 时，显示 1；当 BCD码是 0010时，显示 2；当 BCD码是 0011 时，显示 3；当 BCD码是 0100 时，显示 4；当 BCD码是 0101 时，显示 5；当 BCD码是 0110 时，显示 6；当 BCD码是 0111 时，显示7；当 BCD码是 1000 时，显示 8；当 BCD码是 1010 时，显示 9。上述关系即为最后显示电路的实现关系。系统框图：个位（十位、百位）部分相加的真值表

9、加数被加数和000000000000000100000001000100010010001000010011001000100100001100100101001100110110010000110111010001001000010101001001010101011000001100101100010110011010010011101101001101110111101001000011110101100010001011010011000101111001100111000显示部分：自行设计指令： 15+1=16，显示结果如下经编码、译码后存入计算机编码部分三、设计过程（万年历）1、6

10、0 进制计数器设计图：两个芯片之间采用串行进位方式，接成60 进制计数器。2、二十四进制计数器3、天计数器及周计数器备注：该部分单独可以实现，但是总电路图中没有连出。4、闰年平年各月份不同进制逻辑控制电路设计通过二与门，三与门，将28 日， 29 日， 30 日， 31 日的特征信号输出；特征信号引入数据选择器，由地址信号进行选择，然后接回控制日期的 160 芯片。数据选择器的A、B 信号由“月”的特征信号及”闰年”的特征信号， 通过逻辑电路给出， 通过不同信号选择不通进制。如下：AB进制0028012910301131而闰年信号通过再加一个四进制计数器，平年输出信号为0，闰年输出信号为 1，

11、另其与月份信号够成选择信号， 实现各进制的转换。对于大小月，首先列出真值表十位个位月份大小月QQQQQQQQ321032100000000113100000010200000011331000001004300000010153100000110630000001117310000100083100001001930000100001031000100011131000100101230数字万年历总设计图分解：（年、月部分）分解：（针对年、月的选择判断）分解：（分、秒、时）四总结在具体设计的过程中出现了许多难题。我不断提出新的问题，然后去论证、 推翻，再接着提出新的问题。 在这个循环往复的过程中，从宏观到微观上都对电路电子设计有了初步的概念与认知。 由于长时间生病我没有对出现的问题实施解决方案，比如说定时闹钟方案的实施以及为了图省事把万年历变成10 年历；生病和时间紧不应该成为借口，如果基础知识扎实的话要做出来结果不成问题。Multisim软件是可以将一个系统分为好几个子模块的，而且连线之间也可以规则化；这一点在即将完成时才知道，导致我之前做的所有“不规则” 图形都要被推翻， 我试着改变设计图，最终还是没能够在验收的时候全部改完；这