计算机组成原理 3.4 只读存储器和闪速存储器

1、3.4只读存储器和闪速存储只读存储器和闪速存储器器n一、只读存储器一、只读存储器ROMn分类：分类：n掩膜掩膜ROMn可编程可编程ROM：一次编程：一次编程PROM，多次编程，多次编程EPROM和和EEPROM1.掩膜ROMn存储内容固定(出厂时)2.可编程ROMn有PROM、EPROM、EEPROMPROM一次编程，不能修改EPROM-光可擦除可编程n存储元-带浮空栅n当G1有电子积累时，MOS管的开启电压变高，即使G2加高电平，仍不导通，“0”，反之“1”n写入(25V脉冲)n紫外线擦除EPROM实例：实例：2716工作时为只读EEPROM-电擦除可编程n存储元-浮空栅n写入与擦除均用电(

2、20V脉冲)n允许改写上千次，数据可存储20年以久二二.FLASH存储器存储器闪速存储器的基本存储元：闪速存储器的基本存储元：EPROM增增加了电写入和编程次数能力的设计加了电写入和编程次数能力的设计优点：优点：在线读写（高速度）在线读写（高速度）高密度高密度永久存储永久存储有可能使现有的存有可能使现有的存储体系发生一次革储体系发生一次革命性的变化命性的变化P86，表3.3复习n简述ROM的类别，每类ROM的特性n判断：ROM的特点是只能读出数据，不能写入数据n简述闪速存储器的优点3.5并行存储器并行存储器-办法办法一、双端口存储器：一、双端口存储器：同一个存储器具有两组相互独立的读写控制线路

3、双端口存储器冲突问题双端口存储器冲突问题n当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。 n当两个端口同时存取存储器同一存储单元时，便发生读写冲突。 二、多模块交叉存储器二、多模块交叉存储器顺序、交叉顺序、交叉2.多模块交叉存储器的基本结构 （四模块）连续读取x个数据时【例4】 设存储器容量为32字，字长64位，模块数m=4。存储周期T= 200 ns，数据总线宽度为64位，总线传送周期=50ns。 若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少?n顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位4=256位n顺序存储器和交叉存储器连续读出4

4、个字所需的时间分别是：nt2=mT=4200ns=800ns;nt1=T+(m-1)=200ns+350ns=350nsn四次顺序存储器和交叉存储器的带宽分别是：nW2=q/t2=256(810-7)=32107位/s; n W1=q/t1=256(3510-7)=73107位/s3.二模块交叉存储器举例三、相联存储器：按内容访三、相联存储器：按内容访用于虚拟存储器中存放分段表、页表和快表；在高速缓冲存储器中，相联存储器作为存放cache的行地址之用。小结3.5 并行存储器双端口存储器冲突与不冲突多模块交叉存储器-用地址低位作模块选择思考，P102，83.6cache存储器存储器n一、基本原理

5、一、基本原理n1.cache是高速缓冲存储器，是主存与是高速缓冲存储器，是主存与CPU之之间的缓存。间的缓存。n匹配速度匹配速度n二级二级cachenCache的功能全部的功能全部n由硬件实现由硬件实现 2、cache的基本原理的基本原理nCache与主存划分相同大小的块nCPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。nCAM中存放已在CACHE中内容的地址 其中有什么问题要讨论：命中率地址映射替换策略写策略3、cache的的命中命中率率n h= Nc/(Nc+Nm)n则则cache/主存系统的平均访问时间主存系统的平均访问时间ta为：为：ta=h

6、tc+(1-h)tm n目标是目标是Ta接近接近Tc,硬件代价最小硬件代价最小 n访问效率访问效率 e=tc/ta 例6. CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期250ns，求cache/主存系统的效率和平均访问时间。 n【解】nh=Nc/(Nc+Nm)=1900/(1900+100)=0.95nta=htc+(1-h)tmn =0.9550+0.05250=60nsn效率e50/60=0.833二、主存与二、主存与cache的的地址映射地址映射1.全相联映射方式全相联映射方式2.直接映射方式直接

7、映射方式3.组相联映射方式组相联映射方式比较i=j mod m三、替换策略三、替换策略n为什么要有替换策略，目标是什么？为什么要有替换策略，目标是什么？n与与cache的组织方式相关的组织方式相关(p98)n1.最不经常使用（最不经常使用（LFU）算法算法n2.近期最少使用（近期最少使用（LRU）算法算法n3.随机替换随机替换四、四、cache的写操作策略的写操作策略n写回问题是什么问题？写回问题是什么问题？n写回代价与数据一致性写回代价与数据一致性n1.写回法写回法-命中、未命中命中、未命中n2.全写法全写法-命中、未命中命中、未命中n3.写一次法写一次法-第第1次命中时，写回主存次命中时，

8、写回主存Pentium 4的cache组织n386,486,P1 2 3 4(P100读)n内部三级cachen乱序执行微指令n中间结果存入寄存器CPU内小结：小结：n一、基本原理一、基本原理n二、主存与二、主存与cache的的地址映射地址映射n三、替换策略与三、替换策略与cache的组织方式相关的组织方式相关n四、四、cache的写操作策略的写操作策略n五、思考：五、思考：P102,9-15习题15.假设主存容量16M32位，cache容量64K*32位。主存与cache之间以每块4*32位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。n主存16M32位（24位地址）n每块

9、4*32位n则主存有4M块nCache 64k32位n每行4*32位n则Cache有16K行n主存地址(24)nTag行号字n8位14位2位nCache的CAM容量n214行*8位习题15.假设主存容量16M32位，cache容量64K*32位。主存与cache之间以每块4*32位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。n答案总结n1.有关参数n主存块数4Mnm=16K，w=2nr=14，s-r=8, s=22nCAM容量214行*8位n2.主存地址格式n8位14位2位CPU给出一访问内存的地址习题15（变换一下）假设主存容量16M32位，cache容量64K*32位。主存与cache之间以每块4*32位大小传送数据，请确定全相联映射方式的有关参数，并画出主存地址格式。n主存16M32位（24位地址）n每块4*32位n则主存有4M块nCache 64k32位n每行4*32位n则Cache有16K行n主存地址(24)n块号字n22位2位nCache的CAM容量n214行*22位当CPU给出一访问内存的地址习题15（再变换一下）假设主存容量16M32位，cache容量64K*32位。主存与cache之间以每块4*32位大小传送数据，请确定组相联映射方式的有关参数，并画出主存地址格式。还缺少一参