FPGA_ASIC-调幅信号发生器的模型建立及FPGA实现(1).

1、调幅信号发生器的模型建立及 FPGA 实现AM Sig nal Gen erator Model a nd FPGA Impleme ntatio n杨守良Yan gshou-lia ng重庆文理学院电子电气工程学院，重庆永川College of Electro n and Electrical Engin eeri ng Chongqing Un iversity of Arts andScie nces,Ch ongqing Yon gchua n摘要：文中首先分析了调幅信号发生器的数学表达式，然后根据其数学表达式， 在matlab/simulink 下建立相应的数学模型，然后利用DSP

2、Builder 模块库中的SignalCompiler 工具将此模型转换为 VHDL 语言，最后在 QuartusII 中对其进行编 译直至下载到 FPGA 中，实现相应的电路。这种设计方法可以快速进行数字信号 处理器的设计，而且又便于修改和扩充其功能，整个设计思路灵活，图形界面简 单直观，开发周期短。关键词：数学模型，调幅信号，调制度，现场可编程门电路中图分类号：TP271+.82 文献标识码：AAbstract: The first analysis of the AM signal generator of the mathematical expression,then accord

3、ing to their mathematical expressi on, in matlab / simuli nk established un derthe corresp onding data model, and the n using DSP Builder module in theSig nalCompiler this model in to a tool of VHDL And fin ally in its QuartusII compile un tildow nl oaded to the FPGA, and the corresp onding circuit.

4、 This desig n approach canquickly carry out the design of digital signal processors, but also facilitate the revision andexpansion of its function, the whole design of a flexible, intuitive graphical in terfacesimple, short developme nt cycle.Keywords: mathematical model, AM sig nal, degree of modul

5、ati on, field programmablegate circuit1、 引言在通信系统中，调制解调方式常常决定了一个通信系统的性能，而幅度调制是一 种应用很广的连续波调制方式。在实际电路的设计过程中，要设计一个幅度模拟 调制电路（am电路）是相当复杂的，而且要修改其中的调幅指数也不方便。但 随着现代电子技术的日趋成熟，采用Matlab/Simulink 下建立相应的通信系统的数学模型，然后在 FPGA 中以全数字化方法实现系统中的关键模块是一种切实有效 的方法。Altera 公司推出的 DSP Builder 工具将系统数学模型的建立和通信系统开 发结合起来，大大提高了通信系统的开发

6、效率1o2、 幅度调制信号发生器模型的设计2.1 幅度调制信号调幅原理调幅波的特点是载波的振幅爱调制信号的控制作周期性的变化，这变化的周期与 调制信号的周期相同，振幅变化与调制信号的振幅成正比，为简化分析，假定调 制信号是简谐振荡，即为单频信号，其表达式为：u?(t)=U?mcos(?( 全面 快速 免疫的数据表査询服务 t) (1.1)如果用它来对载波 uc(t)=Ucmcos3ct(3c 进行调幅，那么，在理想情况下，常 规调幅信号为：uAM(t)=(Ucm+kU?mcos?t)cos3ct=Ucm(1+Macos?t)cos3ct (1.2 其中调幅指数 Ma=kU?m,0M 圧 1,k

7、 为比例系数。 如果用 F 表示调制后的输出信 Ucm号，F 表示载波信号，F 表示调制信号，m 表示调制度，则上式可简化为：amdrF=F? (1+F? m) (1.3) dram此处，F 和 F 都是有符号函数。dram2.2 幅度调制信号模型的建立根据幅度调制信号调幅原理，可以在Matlab/Simulink 下利用 DSP Builder 来建立幅度调其中 ADDER1、制信号模型。根据 1.3 式可以在 Matlab/Simulink 作出图 1 所示的 电路模型2。Dly1、Bus5、Fam 构成一个 DDS 模块34，产生调制信号 Fam,进入乘法器Pdt1 的 a 端；进入 b

8、 端的是 Mux41 的输出，这是一个 8 选 1 的多路选择器，对预 设好的8 个调制度数据进行选择，这里设置的调制度分别从0.9 到 0.1 共 8 个调制度值，选通信号由 SL 输入，根据需要还可以预设更多的调制度数据，此部分模 型主要完成 Fam.m。ADDER2 将乘积(乘积项取高 8 位整数)与 120 相加。由于是 8 位乘积，故 128 类似于 1.3式中的 1。和进入第 2 个乘法器 Pdt2 的 a 端，此部分模型主要完成 1+Fam.m。元件 ADDER4、Dly2、BusConversion Bus7、Fdr 构成另一个 DDS 模块，产生 载波信号 Fdr，进入乘法器

9、 Pdt2 的 b 端，此部分模型主要完成 Fdr(1+Fam.m)，即 得到调幅模拟信号，然后将此调幅模拟信号经10 位 DAC 转换后输出，即得到模拟调幅模拟信号。图 1 中，Cst1 输入的数据控制调制信号频率；Cnt1 的数据控制调制度；Cst2 输入 的数据控制载波信号频率6。图 1 AM 发生器模型图 2 是在不同调制度的仿真波形，由此可以看出，所设计的模型完全可以满足要 求。仿真正确后，通过调用 DSP Builder 的 SignalCompiler 工具可直接生成QuartusH工程文件，再调用 QuartusH完成综合，网表生成和适配，直至完成 FPGA 的配置下载过程。图

10、 2 AM 信号2.3 将模型文件转化为 VHDL 语言文件DSP Builder 是一个数字信号处理（DSP）开发工具，它提供了 Quartus II 软件和MATLAB/Simulink 工具之间的接口，DSP Builder 设计实现的关键一步，是通过SignalCompiler 把 Simulink 的模型文件转化成通用的硬件描述语言 VHDL 文件。 由于Quartus II 不能直接处理 MATLAB 的.mdl 文件，这就需要一个转换过程，在DSP Builder 模块中有一个比较特殊的模块即 Sig nalCompiler 模块，双击此模块即 可打开 SignalCompile

11、r 窗口，设置好相应项后，依次点击 Hardware Compilation 中的三个按钮即可完成将.mdl 文件转化为.vhd 文件。此时在工作目录下可以找到 am.vhd 和 am.qpf两个文件， 此文件正是我们在 Quartus II 中要用的工程文件。2.4 在 FPGA 器件中实现 AM信号打开 Quartus II 环境，定位到 AM 模型所在的目录，打开 DSP Builder 建立的全面快速免费的数据表直询服务QuartusII 项目文件：am.qpf。在 Quartus II 中进行仿真，然后指定器件管脚、进行编译、 最后下载到 FPGA 器件中，就可以对硬件进行测试，加上

12、 CLCOK 信号和基带信 号，用示波器检测 D/A (DAC1210)的输出。将所有控制信号设为有效，就可以 在示波器上看到产生的 AM 信号了。通过示波器我们得到了理想的 AM 信号。需要调节其调制度时，仅修改相应的按键就可以实现，这样不仅避免了繁所的VHDL 语言编程，而且便于进行调整。2.5 硬件测试本设计的测试结果如图 3 所示，其中图 3 中 a 图为调制度为 1 时的调幅信号，b 图为调制度为 0.1 时的调幅信号。从图 3 可看出所得的调幅信号的调制度可以任 意进行调节，能完全满足预期设计要求。3、结语由上面的设计可以看出根据信号的数学表达式，采用MATLAB/DSP Buli

13、der 建立其数学最后下载到目标器件这种方法实现 AM 信号调制的方法，模型，再在 Quartus II 中进行编译，可以快速进行数字信号处理器的设计，甚至不需要设计者十分了解FPGA 本身和VHDL 语言，既避免了 VHDL 编程的复杂性，而且又便于修改和扩充其功能，达 到需要的调制信号， 整个设计思路灵活， 图形界面简单直观， 开发周期短。 另 外， 借助 Matlab的仿真功能可以方便地查看设计结果，因此它是一种简单有效的 设计方法。将 AM 信号发生器的设计嵌入其系统成本并不会增加多少，而购买专用芯片的价格则是前到FPGA 芯片所构成的系统中，者的很多倍。所以采用 FPGA 设计 AM

14、 信号调制具有很高的性价比。本文设计的创新点在于根据设计电路的数学表达式，在Matlab/Simuli nk下建立相应的 a调制度为 1时的信号波形图 b调制度为 0.1时的信号波形图图 3 不同调制度下的信号波形图数学模型，然后利用 DSP Builder 模块中 SignalCompiler 工具，将其转为 VHDL 语言，最后在 Quartus II 中进行编译，最后下载到目标器件实现所需要的电路。 这种根据数学模型设计电路的方法极大地简化了硬件实现流程，同时提供了系统X X X X仿真测试功能，使利用 FPGA 设计并实现数字信号处理器的设计更加灵活，更容易 开发。参考文献：1 潘松，

15、黄继业，王国栋现代 DSP 技术西安电子科技大学出版社，2003 年，P213-P2192 潘松， 黄继业.EDA 技术与 VHDL（第 2 版） 清华大学出版社， 2007 年，P350-3513 石伟，宋跃，李琳基于 FPGA 的 DDS 调频信号的研究与实现J 微计算机信息,2005,5:179-1804 赖昭胜，管立新基于 Dsp Builder 的 DDS 实现及其应用J 微计算机信息，2006年第 22 卷第 11-2 期5 H.T.NicholasJII H.Samulei. An an alysis of the output spectrum of Direct DigitalFreque ncySythesizers in the prese nee of phase-accumulator trun cati on, IEEE Proc.41stAFCS,1987 495502马涛，陈娟，单洪基于 DSPBuilder 的数字下变频器的 FPGA 设计J 电子技 术应用，2006,7