智能仪器4通信接口

1、智智能能仪仪器器电电子子教教案案盐城工学院自动化专业盐城工学院自动化专业 张春富张春富第四章：第四章：通信接口通信接口vRS-232C RS-422A/485vSPI/I2Cv无线通信技术本章内容第1节 RS-232C/RS-422A/RS-485通信vRS-232C：全称是EIA-RS-232C标准，定义是“数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准”。v1970年由美国电子工业协会（EIA）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。vEIAElectronic Industry Association；vRSReco

2、mmended standard；v232是标识号；vCRS232的最新一次修改版本； 一、一、RS-232C1. 概述概述引脚序号信号方向功能1DCD主机外设主机载波检测2RXD主机外设主机接收数据3TXD主机外设主机发送数据4DTR主机外设主机准备就绪5GND信号地6DSR主机外设外设准备就绪7RTS主机 外设主机请求发送8CTS主机外设外设清除发送9RI主机外设振铃指示RS-232C规范标准接口有25条线，4条数据线、11条控制线、3条定时线、7条备用和未定义线，常用的只有如下9根2. 接口引线定义接口引线定义3. 接口逻辑定义接口逻辑定义逻辑值01驱动器输出+5V+15V-5V-15V

3、接收器输入+3V200mV为1；A-B4千欧姆12千欧姆接收器输入电压-25V25V-77V-712V四、典型芯片及电路介绍四、典型芯片及电路介绍1. MAX481/3/5/7/MAX1487-半双工半双工2. MAX488/MAX490-无使能全双工无使能全双工3. MAX489/MAX491-带使能全双工带使能全双工驱动器真值表驱动器真值表接收器真值表接收器真值表4. 带使能半双工组网带使能半双工组网-单组双绞线单组双绞线5. 带使能全双工组网带使能全双工组网-两组双绞线两组双绞线第2节 SPI / I2C通信接口一、SPI总线组成及工作原理1、概述vSPI (Serial Periphe

4、ral Interface) 串行外围设备接口，最初由Motorola 公司推出；v一种高速、全双工、同步传输的通信总线；v一种基于Motorola最初定义的事实标准，没有统一的技术规范；v传输及控制仅需4位I/O端口；vMaster/Slave架构，支持多Slave应用模式，但一般仅支持单Master；v数据按BIT传输，高位MSB在先，速度数Mbit/s；2、SPI总线结构vSS (Slave Select)，低电平有效；vMOSI (Master Output Slave Input)；vMISO (Master Input Slave Output)；v两根单向传输线，因此支持全双工；

5、3、SPI数据传输时序模式vSPI接口内部结构框图接口内部结构框图vSPI传输时序传输时序v主机（主机（Master）向移）向移位寄存器写入数据触位寄存器写入数据触发传输；发传输；v8个时钟后，主从设备的移位寄存器数据完成交换！个时钟后，主从设备的移位寄存器数据完成交换！4、SPI数据传输模式设置vSPI时钟极性选择时钟极性选择 “CPOL空闲状态极性控制位空闲状态极性控制位”时钟时钟SCLK在在Idle状状态下的电位：高态下的电位：高“1” or 低低 “0”；vSPI时钟相位选择时钟相位选择 “CPHA采样时刻控制位采样时刻控制位”数据接收端对数据采样时数据接收端对数据采样时刻控制：刻控制

6、：Idle to Active or Active to Idle，无论哪种，都要，无论哪种，都要求在采样时刻到来之前数据端完成准备并处于稳定状态；求在采样时刻到来之前数据端完成准备并处于稳定状态；上升沿采样模式上升沿采样模式下升沿采样模式下升沿采样模式SCLKDATASCLKDATAv时钟极性？时钟极性？v时钟相位？时钟相位？5、多外设操作二、I2C总线组成及工作原理1、概述vI2C （Inter IC BUS）芯片间的通信接口；vI2C技术规范诞生于PHLIPS公司；v具备总线裁决和高低速器件同步功能，半双工通信；v两根双向信号线：数据线SDA+时钟线SCL；v支持低速(大于100kHz)

7、、快速(大于400kHz)和高速(大于3.4MHz)三种数据速率；vIC接口的高低电平为CMOS逻辑电平(低电平为0.3电源电压以下，高电平为0.7 电源电压以上)；2、I2C总线结构vIC接口定义了一个主/从双向通信接口。在这个体系中，MCU决定自己为主机(写模式)或为从机(接收模式)；v每个从机具备专有、唯一的地址，使主机可以和多个从机通过一条总线进行通信，无需单独的片选线；v从机的数目只受限于IC接口的地址机制（7位或10位地址），7位的地址更为常见。在7位地址的机制中，总线上可以接127个不同的外设；vSCL和SDA线为漏极开路结构，所以闲置时必须上拉为高电平。v可存在多个主机，但同一

8、时刻只有一台主机有效；基于基于I2C总线的智能仪器芯片通信结构框图总线的智能仪器芯片通信结构框图3、数据位的有效性规定vI2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定；v只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。4、I2C起始和终止信号vSCL线为高电平期间，SDA线由高电平向低电平的变化表示起始信号；vSCL线为高电平期间，SDA线由低电平向高电平的变化表示终止信号；5、I2C总线的数据访问v当SCL为高，SDA从高变为低，即发出了一个开始命令，启动一次IC通信；v每个SCL时钟传输一个数据位，传输一个字节至少需要9个数据位。一个读

9、写周期包括8个数据位和一个应答位(ACK)或者非应答位(NACK)。v当数据在IC总线上传输时，在SCL的上升沿写入从机，在SCL的下降沿从机输出。在SCL时钟周期为高电平的时间内，SDA线的数据禁止改变。一次传输的完成必须跟随着一个终止或重新开始的命令，即SCL为高时，SDA由低变为高。v当总线空闲时，SDA和SCL都为高。 I2C采用开始、重复开始和停止命令在主机和从机之间传输数据。IC应答位：应答数据时， I2C线接口将SDA拉低，非应答位SDA为高。 6、I2C总线的写数据操作时序vIC的写周期起始于开始命令，随后是7位从机地址和第8位写标识；v第8位置低，表示写操作；第8位置高，表示

10、读操作；v主机在第8个时钟周期后释放总线；v如果从机应答数据传输，则在第9个时钟周期将SDA拉低。如果从机不应答写命令，则释放SDA (该数据线通过上拉电阻置于高电平)，产生终止标识；v主机写入8位命令字节(从机内部寄存器地址)，然后是第2个ACK/NACK位；v主机写入8位数据字节并跟随第3个ACK/NACK位；v数据字节和最后的应答位完成一个写周期；从机地址从机内部寄存器地址数据应答位，后续停止位，从机在此后完成内部的写操作7、I2C总线的读数据操作时序vIC读周期起始于开始命令，随后是需要操作的7位从机地址、第8位置高，表示读操作；v在ACK/NACK之后，主机写入命令字节访问从机寄存器

11、（从机内部寄存器地址）；v在第二个ACK/NACK位后，主机重新写入从机地址；v在第三个ACK/NACK位后，从机控制总线，一次输出8位串行数据到总线上；v此时无应答，并给出操作终止位；v当前寄存器地址读操作：当从与上次读操作相同的从机寄存器读取数据时，主机只需要在读取从机数据之前写入从机地址（无需写入命令字节）；数据从机地址内部寄存器地址从机地址从机地址数据从机地址非应答位，后续终止位SPI接口需要单独的片选线实现微处理器与多个并行从机之间高速全双工的通信；IC接口用一条时钟线和一条数据线与总线上的每个设备通信，可以通过设定不同的从机地址在总线上挂接多个IC；大多数IC接口外设具备地址选择引

12、脚，以实现从机地址的配置； 8、I2C总线多设备操作9、I2C总线芯片实例PCF8563片内寄存器地址80C51P1.1P1.0START: SETB P1.1NOPSETB P1.0NOPCLR P1.1NOPCLR P1.0STOP: CLR P1.0NOPCLR P1.1NOPSETB P1.0NOPSETB P1.1NOPCLR P1.0WRITEBYTE:MOV R0,#8 ; 数据宽度为8位CLR C ;清进位标志CCLR P1.0 ;时钟线钳位为0DOLOOP:RLC A ; 数据左移, 进C,MSB FIRSTMOV P1.1,CNOPSETB P1.0NOPCLR P1.0N

13、OPDJNZ R0, DOLOOPSETB P1.1NOPSETB P1.0NOPJNB P1.1, ACKEND 【无应答错误处理】ACKEND:NOPCLR P1.0v课堂作业课堂作业以以80C51与与PCF8563电路为硬件，设计日历芯片内电路为硬件，设计日历芯片内分钟数据分钟数据的的单字节读取单字节读取操作程序，若操作程序，若PCF8563对该操作未应答，则输对该操作未应答，则输出分钟数据为出分钟数据为FF（以示错误）。（以示错误）。第3节 智能仪器无线通信PTR系列无线收发MODEM（1）特性v收发合一v工作频率：国际通用数传频道433MHzvFSK(频移键控)调制方式，高抗干扰；vDDS+PLL频率合成，高稳定度；v最高传输速率：20KBits/sv工作电流：发射30mA； 接收10mA； 待机8A；v体积：56mm40mm 5mm；（2）封装及管脚定义(1)VC