简单模型机的设计说明书

1、精选优质文档-倾情为你奉上兰州理工大学计算机与通信学院2011年春季学期计算机组成原理课程设计题 目： 模型机设计-1 专业班级： 计算机科学与技术(3)班姓 名： 姚 惠 博 学 号： 指导教师： 杜 红 林 成 绩： 前言计算机组成原理课程是计算机系很重要的一门专业基础课，从这门课的内容特点看，它属于工程性、技术性和实践性都很强的一门课，因此，在进行课堂教学的同时，必须对实验教学环节给予足够的重视，要有良好的实验环境，能进行反应主要教学内容的、水平确实比较高的实验项目，在深化计算机各功能部件实验的同时，加强对计算机整机硬件系统组成与运行原理有关内容的实验；在教学实验的整个过程中，坚持以硬件

2、知识为主的同时，加深对计算机整机系统中软硬件的联系与配合的认识。目前，有些单位和院校都研制出一些用于计算机组成原理课程教学实验的系统或装置，也各具特色但基本上都是相对孤立的功能部件的实验，整机硬件方面的实验很难胜任，更不能对计算机系统中硬软件的联系和配合的学习提供足够的帮助。计算机组成原理实验系统作为较高层次、专用于计算机原理课程教学实验的实验计算机系统具有良好的实验性能和系统的完整性以及可扩展性。目 录2摘要 试验机为学生提供了运算器模块ALU、寄存器堆模块、指令部件模块、内存模块、微程序模块、启停和时序电路模块、控制台控制模块以及扩展模块。 本设计利用试验机完成对基本模型机的设计，其主要内

3、容是建立带有带8位自增、自减指令的整机模型，并在此基础上完成一系列的指令，其指令主要有：输入输出指令IN、OUT、访问内存指令MOV、LDA、STA、算术逻辑指令ADC、SBC、INC、DEC、CLR关键词：存储系统、运算器、微程序控制器、指令系统第一章：模型机设计概述一设计目的 通过对一个简单计算机的设计，以达到对计算机的基本组成、部件的功能与设计、微程序控制器的设计、微指令和微程序的编制与调试等过程有更深的了解，加深对理论课程的理解。通过模型机的设计和调试，连贯运用计算机组成原理课程学到的知识，建立计算机整机概念，加深计算机时间和空间概念的理解。二设计任务1、根据任务要求设计整机系统的方案

4、。2、存储系统：使用模型机的存储模块，说明存储器的输入输出时序，模块连接方式等。3、运算器：使用模型机的器件，组成带有片间串行进位16位算数逻辑运算功能的运算器，带有带8位自增、自减指令的整机模型。4、微程序控制器模块：使用教学机的系统，设计微程序控制器。5、设计模型机指令系统：（含设计微指令格式、微程序流程图，每条指令所对应的微程序等）。6、了解并说明教学模型机的输入输出模块。7、在自己设计的指令系统基础上，编制一个汇编语言小程序并进行调试通过。8、整机设计分模块进行，说明模块中数据和控制信息的来源、去向、功能、时序，以及模块间数据和控制信号的来源、去向、功能、时序等。三实验设备与器材 DV

5、CC试验箱；74LS181四位算术逻辑单元/函数发生器，暂存器74LS273，输出缓冲/显示驱动74LS245，移位寄存器74LS299，4位二进制计数器74LS161，74LS138译码器，E2PROM 2816芯片，6264芯片；PC机一台；排线若干第二章：模型机总体设计 一模型机的逻辑结构1.运算器模块运算器模块主要由运算器U31、U32（74LS181）、暂存器U29、U30（74LS273）、输出缓冲器U33（74LS245）以及进位控制和判零标志控制电路等构成。运算器的核心部件是74LS181，它可以对两个8位的二进制数进行多种逻辑或算术运算，具体由其功能控制条件M、CN、S3、S

6、2、S1、S0来决定，两个参加运算的数分别来自暂存器U29和U30，运算结果直接输出到输出缓冲器U33，由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下次运算。2.寄存器堆模块寄存器堆模块为实验计算机提供了4个8位通用寄存器。它们用来保存操作数及中间运算结果，它对运算器的运算速度、指令系统的设计等都有密切的关系。4个寄存器均采用74LS374（U41U44），它的输入全部相连后连到系统数据总线上BUSD0D7，总线上的数据具体写入哪个寄存器由各自的写入脉冲（LDR0KLDR3K）控制，个寄存器的输出共用一个排针REGBUS引出，在使用时再连到系统总线上，具体由哪个寄存器读出，由各自

7、的输出允许信号R0B，R3B，控制3程序计数器PC程序计数器PC由二片可预置的4位二进制同步计数器74LS161（U38，U39）构成，它具有接数、计数、清零等功能。程序计数器的输出采用三态传输器件74LS245（U40），当控制台总清开关为“0”时（LCLR指示灯灭），清零程序计数器，总清开关平时为“1”电平。（1）停机状态启动时，程序计数器PC的工作情况 PC的接数控制信号为LOAD，接数工作脉冲为CLK161。当LDPC=1时，且时钟脉冲T4电平正跳时，程序计数器PC的工作脉冲端CLK161的电平便正跳变，它把总线BUSD0D7上的启动地址值接入程序计数器74LS161的输入，启动地址可

8、为0000FF中的任意一个值，此时，当LOAD=0时，74LS161的输入端的数据被预置成输入端的数据，即初始化启动地址。74LS161的输出经三态传输器件74LS245（U40）控制输出到8芯排针PCBUS，U40由PCB，信号控制，PCB，=0时，初始地址值由U40输出到内部数据总线上（2）运行时PC的工作情况当需要取下条指令或取指令的下一个字节时，应控制PC为计数状态，U38是程序计数器的低4位，U39是程序计数器的高4位，低4位产生的进位信号TC接到高4位的进位输入端CET，由于运行状态时，CLR=1，故只要控制LOAD=1，便使PC为计数状态，在LDPC=1，且时钟脉冲T4正跳时，P

9、C的计数脉冲CLK161正跳变，PC便计数加14.地址寄存器地址寄存器部分由地址寄存器和地址显示灯构成。地址寄存器采用74LS273（U37），它的输入直接连到系统总线BUSD0D7上，输出直接接到程序存储器6264（U52）的地址输入端AD0AD7，输出为三态。当LDAR，=1，且时钟脉冲T3正跳变时，74LS273（U37）的工作脉冲正跳，将总线上的地址值锁存到74LS273中，由于74LS273的输出不受控制，因此地址值直接输出到地址总线AD0AD7上，地址显示灯LAD0LAD7用于显示地址值AD0AD7，高电平亮，低电平灭5.指令寄存器模块指令寄存器模块中指令寄存器74LS273（U3

10、6）的输出部分以排针形式引出到1J1，部分内部已连好，构成实验计算机时用它作为指令译码电路的输入，实现程序跳转控制。6.启停和时序电路模块本模块由三个部分组成：时钟脉冲源、单拍脉冲及消抖电路、时序控制电路和系统运行控制开关组。(1)时钟信号源时钟信号源由时基电路555（U46）和可再触发单稳态多谐振荡器74LS123（U47）构成。555时基电路产生一定频率的方波信号H24,74LS123中一个单稳态电路74LS123（U47）用于延时，产生特定占空比的信号H23，时间T的长短由外接的电阻和电容决定。(2)单拍脉冲及消抖电路在实验计算机中，配有单拍脉冲产生按钮，每按一次手动脉冲按钮，在其SD端

11、输出一个正脉冲，在SQ端输出一个负脉冲，用与非门来作为消抖电路时序控制电路和系统运行开关组7微程序控制器模块电路微程序控制器模块主要由微程序编程器、核心微控制器量两部分组成。（1）微程序编程器微程序编程器就是将预先定义好的机器码对应的微代码程E2ROM2816控制存储器中，并可以对控制存储器中的数据进行校验。（2）核心微控制器核心微控制器主要完成接收机器指令译码器送来的代码，使系统控制转向相应的机器指令对应的首条微代码程序的入口，然后执行微代码所规定的操作。也就是说对当前的机器指令的功能进行解释和执行的工作8.主存储器单元电路主存储器单元电路主要用于存放实验中的机器指令 存储器由一片6264组

12、成，实际使用容量为256字节，6264有四个控制线:CS1第一片选线，CS2第二片选线，OE读线，WE写线。存储器芯片种类繁多、容量不一样。当一片RAM不能满足存储容量位数(或字数)要求时，需要多片存储芯片进行扩展，形成一个容量更大、字数位数更多的存储器。扩展方法根据需要有位扩展、字扩展和字位同时扩展3种。9输入输出设备（1）输入设备单元系统中用8个拨动开关作为输入设备，通过总线驱动器 74LS245（U51）输出到系统的扩展数据总线 EXD0EXD7 上，输入的数据显示在 LD0LD7 八个 LED 上，高电平亮,低电平灭。（2）输出设备单元此单元设置两个七段数码管，用于显示需要输出的数据。

13、七段数码管的译码电路由两片GAL16V8（U53、U54）组成。二模型机的数据通路此模型机是由运算器，控制器，存储器，输入设备，输出设备五大部分组成。运算器由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，它是数据加工处理部件。相对控制器而言，它是执行部件。运算器有两个主要功能： (1)执行所有的算术运算；(2)执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。控制器根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。存储器作为计算机的记忆部件，用于存放程序和数据。输入设备为键盘，计算机键盘的功能就是及时发

14、现被按下的键，并将该按键的信息送入计算机。输出设备为显示器将输出的信息以字符的形式显示出来。 模型机运行的主要过程为首先将程序计数器PC的内容装入地址寄存器AR；然后程序计数器的内容加1，为下一条程序做准备；接着地址寄存器的内容放到地址总线上；从而使存储单元的内容传送的缓冲寄存器DR；然后将缓冲寄存器的内容传送到指令寄存器。到这里完成了取指令。比如现在要做的操作为执行CLA指令，操作控制器送一控制信号给ALU，接着ALU响应控制信号对AC清零。如果接下来执行ADD操作，取指令与上面相同，然后从内存中读取操作数，操作数与累加器相加后存入累加器。图3-1 数据通路图第三章 模型机详细设计一运算器的

15、设计实验中所用16位运算器数据通路如图3-1所示。其中运算器由四片74LS181以并串形成16位字长的ALU构成，低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，进行调试时用8芯排线和内部数据总线BUSD0D7插座BUS16中的任一个相连，低8位数据总线通过LZD0LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS145（U33,）到ALUO1，插座，调试时用8芯排线和高8位数据总线BUSD8D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29，、

16、U30，、）锁存，调试时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0D7插座EXJ1EXJ3中的任一个；参与运算的数据源来自于8位数据开关KD0KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0EXD7，输入的数据通过LD0LD7显示二存储器系统的组成与说明 1主存储器的组成存储器由一片6264组成，实际使用容量为256字节，6264有四个控制线:CS1第一片选线，CS2第二片选线，OE读线，WE写线，功能表如下： 表3.1 6264功能表工作方式I/O输入DIDO/OE/WE/CS非选择XHIGH-ZXXH读出HIGH-ZDOLHL写入DIHIGH-ZHL

17、L写入DIHIGH-ZLLL选择XHIGH-ZHLL2存储器的原理图 存储器原理图如图3.1所示： 本机主存储器采用一级cache-存储器结构。主要用于存放试验机的机器指令。它的数据总线挂在外部数据总线EXD0EXD7上；它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0LAD7显示，高电平亮，低电平灭；在手动方式下，输入数据由8位数据开关KD0KD7提供，并经一三态门74LS245（U51）连至外部数据总线EXD0EXD7，实验时将外部数据总线EXD0EXD7用8芯排线连到内部数据总线BUSD0BUSD7，分时给出地址和数据。它的读信号直

18、接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分手动和自动两种方式。手动方式下 ，写信号由W/R 提供，片选信号由CE提供；自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1提供。由于地址寄存器为8位，故接入6264的地址为A0A7，而高4位A8A12接地，所以其实际使用容量为256字节。6264有四个控制线：CS1 第一片选线、CS2第二片选线、OE读线、WE写线。CS1片选线由CE控制（对应开关CE）、OE读线直接接地、WE写线由W/R控制（对应开关WE）、CS2直接接+5V。3存储器输入输出时序形成时钟脉冲信号T3的方法如下：在时序电路模块

19、中有两个二进制开关“运行控制”和“运行方式”。将“运行控制”开关置为“运行”状态、“运行方式”开关置为“连续”状态时，按动“运行启动”开关，则T3有连续的方波信号输出，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号；本实验中“运行方式”开关置为“单步”状态，每按动一次“启动运行”开关，则T3输出一个正单脉冲，其脉冲宽度与连续方式相同。三微控制器的设计1微程序控制电路 微程序控制器的组成中，控制存储器采用3片E2PROM2816芯片，具有掉电保护功能，微命令寄存器18位，用2片8D触发器74LS273（U23、U24）和一片4D触发器74LS175（U27）组成。微地址寄存器6位

20、，用三片正沿触发的双D触发器74LS74组成，它们带有清零端和预置端。在不判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令的地址。当T4时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器置为“1”状态，完成地址修改。2微指令格式微指令格式: 24232221201918171615 14 1312 11 109 8 765432 1S3S2S1S0MCnWEB1B0 A B CuA5uA4uA3uA2uA1uA0 A字段 C字段 B字段151413选择000001LDRi010LDDR1011LDDR2100LDIR101LOAD110LDAR987选择0

21、00001P(1)010P(2)011P(3)100P(4)101AR121110选择000001RS-B010RD-B011RI-B100299-B101ALU-B110SW-B111PC-B 其中UA5UA0为下一条微指令微地址，A、B、C为三个译玛字段，分别由三个控制位译码出多种不同控制信号。A字段中的LDRi为打入工作寄存器信号的译码器使能控制位。B字段中的RS-B、RD-B、RI-B分别为源寄存器选通信号、目的寄存器选通信号及变址寄存器选通信号，其功能是根据机器指令来进行三个工作寄存器R0、R1及R2的选通译码。C字段中的P(1)P(4)是四个测试字位。其功能是根据机器指令及相应微代

22、码进行译码，使微程序转入相应的微地址入口，从而实现微程序的顺序、分支、循环运行。AR为算术运算是否影响进位及零标志位控制位。四数据格式及指令系统的设计 1数据格式模型机规定采用定点补码表示法表示数据，且字长为8位，其格式如下：76 5 4 3 2 1 0符号 尾 数其中第7位为符号位，数值表示范围是：-1X<12指令格式模型机设计指令共10条，其中包括算术逻辑指令、I/O 指令、访问和转移指令。 （1）算术逻辑指令设计6条算术逻辑指令并用单字节表示，寻址方式采用寄存器直接寻址，其格式如下：7 6 5 43 21 0OP-CODE RSRD其中，OP-CODE 为操作码，RS 为源寄存器，

23、RD 为目的寄存器，并规定：RS 或 RD选定的寄存器000110R0R1R2 （2）访问指令及转移指令模型机设计 2 条访问指令，即存数（STA）、取数（LDA），指令格式为：7 65 43 21 00 0MOP-CODERD D其中，OP-CODE 为操作码，RD 为目的寄存器地址（LDA、STA 指令使用）。D 为位移量（正负均可），M 为寻址模式，其定义如下：寻址模式 M有效地址 E 说 明 00011011E=DE=(D)E=(RI)+DE=(PC)+D直接寻址间接寻址RI变址寻址相对寻址 本模型机规定变址寄存器 RI 指定为寄存器 R2。 （3）I/0指令输入（IN）和输出（OUT

24、）指令采用单字节指令，其格式如下：7 6 5 43 21 0OP-CODEADDRRD 其中，ADDR=01 时，选中“INPUT DEVICE”中的开关组作为输入设备，ADDR=10 时，选中“OUTPUT DEVICE” 中的数码块作为输出设备。3指令系统 本模型机共有10条基本指令，其中算术运算类指令6条（INC、DEC、ADC、SBC、MOV、CLR），访问内存指令和程序控制指令4条（STA、LDA），I / O指令2条(IN、OUT)，下表列出了各条指令的格式、汇编符号、指令功能。 汇编符号指令格式功能CLR rd011000rd0rdMOV rs rd0111rsrdrsrdIN

25、addr rd010001rdaddrrdOUT addr rd010110rdrdaddrLDA M D rd00M00rd DErdSTA M D rd00M01rd DrdEINC rd1010rsrdrs+1rdDEC rd1011rsrdrs-1rdADC rs rd1000rsrdrs+rd+cyrdSBC rs rd1001rsrdrs-rd-cyrd五微程序的设计与实现1.监控软件的设计模型机的监控软件，详细如下：$P00 44 IN 01,R0$P01 46 IN 01,R2$P02 88 ADC R2,R1$P03 71 MOV R0,R1$P04 A0 INC RO,RO

26、$P05 58 OUT R0,10$P06 5A OUT R2,102模型机微程序流程图PCAR PC+1RAMBUS BUSIRP(1) PCAR PC+1PCAR PC+1RAMBUS BUSARRAMBUS BUSDR1RAMBUS BUSDR1SWBUS BUSRDPCAR PC+1PCAR PC+1RDARRAMBUS BUSDR1PCAR BUSARRAMBUS BUSDR1R1DR2RAMBUS BUSARDR1+DR2BUSARRAMBUS BUSDR2DR1+DR2BUSARDR1+DR2BUSDR1DR1+DR2BUSDR1运行微程序01021000（直接） 01（间接）

27、10（变址） 11（相对） IN OUT 10 11 12 13 14 15 03 05 0A 0F 04 06 0C 1C 07 0D 1D 0E 1E0101P(2)RAMBUS BUSDR101RAMBUS BUSAR0120 20 21 LDA STA 图5-1 微程序流程图（1） PCAR PC+1RAMBUS BUSIRP(1)RSRDRAMBUS BUSDR2RAMBUS BUSDR2RSBUS BUSDR1RAMBUS BUSDR1RDARALU=0BUS BUSRDDR1+1BUSRDRAMBUS BUSDR1DR1DR1DR1/DR1DR1+DR2BUSRD运行微程序010

28、210CLR MOV ADC SBC INC DEC DR1-1BUSRDR1+1BUSDR1DR1DR1DR1+DR2BUSRD 16 17 18 19 1A 1B 1F 23 29 2A 22 2425262728010101010101控 制 台 P(4)PCAR PC+1PCAR PC+1(SW)BUS BUSDR1RAMBUS BUSDR1DR1RAMDR1LED0008写 09 08 0B 2B 2D 2C 2E01图5-1 微程序流程图（2）3二进制微代码表微地址S3 S2 S1 S0 M CN WE B1 B0ABCUA5UA0000 0 0 0 0 1 0 1 1000000

29、100010 0 0 0 0 1 0 1 1110110110020 0 0 0 0 1 0 0 1100000001030 0 0 0 0 1 0 0 1010000000040 0 0 0 0 1 0 1 1110110000050 0 0 0 0 1 0 0 1110000000061 0 0 1 0 1 0 0 1010000000070 0 0 0 0 1 0 0 1110000000080 0 0 0 0 1 0 0 0110110110090 0 0 0 0 1 0 0 01101101100A0 0 0 0 0 1 0 0 10100000000B0 0 0 0 0 1 0 1

30、 10000000000C0 0 0 0 0 1 0 1 10110010000D1 0 0 1 0 1 1 1 11101010000E1 0 0 1 0 1 0 1 10101010000F0 0 0 0 0 1 0 0 1010000000100 0 0 0 0 1 0 1 1110110110110 0 0 0 0 1 0 1 1110110110120 0 0 0 0 1 0 1 1110110110130 0 0 0 0 1 0 1 1110110110140 0 0 0 0 1 0 0 0001000000150 0 0 0 0 1 1 1 0 110010000160 0 0

31、0 0 1 0 1 1001101000170 0 1 1 0 0 1 1 1001001000180 0 0 0 0 1 1 1 1010001000190 0 1 1 1 1 0 1 10110100001A0 0 0 0 0 1 0 1 10100010001B0 0 0 0 0 1 0 1 10100100001C0 0 0 0 0 1 0 0 10110000001D1 0 0 1 0 1 0 1 11101010001E1 0 0 1 0 1 0 1 10101010001F0 0 0 0 0 1 0 0 1011000000200 0 0 0 0 1 0 0 1010000000

32、210 0 0 0 0 1 0 0 1110000000221 0 0 1 0 0 0 1 1001101000230 0 0 0 0 1 0 1 1010010000240 0 0 0 0 1 0 1 1010000000250 0 0 0 0 1 0 1 1010000000260 0 0 0 0 1 0 1 1010101000270 0 0 0 0 1 0 1 1010000000281 0 0 1 0 0 0 1 1 001000000290 0 0 0 0 1 0 1 10011010002A0 0 0 0 0 1 0 1 10011010002B0 0 0 0 0 0 0 0 0

33、0100000002C0 0 0 0 0 1 0 0 10000000002D0 0 0 0 0 1 0 0 10100000002E0 0 0 0 0 1 0 1 00000000004微程序的设计微程序详细如下：$M00 $M01 82ED05$M02 50C004$M03 04A004$M04 20EC05$M05 06E004$M06 07A094$M07 20E004$M08 AD6D04$M09 AB6D04$M0A 0AA004$M0B $M0C 0DB205$M0D 0EEA97$M0E 20AA95$M0F 1CA004$M10 83ED05 $M11 85ED05$M12

34、8AED05$M13 8FED05$M14 $M15 $M16 019A05$M17 $M18 1FA207$M19 23B43D$M1A 29A205$M1B 2AA405$M1C 1CB004$M1D 1DEA95$M1E 20AA95$M1F 22B004$M20 01A004$M21 01E004$M22 019A91$M23 24A405$M24 25A005$M25 26A005$M26 27AA05$M27 28A005$M28 $M29 019A05$M2A 019A05$M2B 2C2000$M2C $M2D 2EA004$M2E 第四章：系统调试一连线a、跳线器J1J12全部拨在右边（自动工作方式）； b、跳线器J16、J18、J23、J24全部拨在左边； c、跳线器J15、J19、J25全部拨在右边，跳线器J13、J14拨在左边； d、跳线器J20J22、J26、J27连上短路片； e、UJ1连UJ2，JSE1连JSE2，SJ1连SJ2； f、MBUS连BUS2； g、REGBUS连BUS5； h、PCBUS连EXJ2； i、ALUBUS连EXJ3； j、ALUO1连BUS1； k、EXJ1连BUS3； l