常用时序逻辑电路器件

1、常用集成时序逻辑常用集成时序逻辑器件及应用器件及应用退出退出总目录总目录目录目录b 反馈移位型序列信号发生器和反馈移位型序列信号发生器和 计数型序列码发生器的设计计数型序列码发生器的设计b 异步集成计数器异步集成计数器74LS90b 十进制可逆集成计数器十进制可逆集成计数器74LS192b 同步集成计数器同步集成计数器74161b 二进制可逆集成计数器二进制可逆集成计数器74LS169b 任意模值计数器任意模值计数器b 四位双向寄存器四位双向寄存器74LS194b 典型移位型计数器典型移位型计数器b 以以MSI为核心的同步时序电路的分析与设计为核心的同步时序电路的分析与设计b 集成计数器的级联

2、集成计数器的级联目录目录SYN名 称模 值状态编码方式/无多余状态, 能自启动二进制计数器十进制计数器任意进制计数器环形计数器扭环形计数器M=2M=10M2M=nM=2n二进制码BCD码多种方式/自启动情况有6 个 多余状态2 -M个多余状态2 -n个多余状态2 -2n个多余状态n2nnn检查多余状态表表:计数器分类异步集成计数器异步集成计数器74LS90S1JC11KRS1JC11KR1JC11K1 R1JC11K1 R&FFAFFBFFCQAQBQC&R01R02CP2CP1&S92S91QDQAQBQCQDCP1CP2S91S92R01R02(a) 逻辑图(b)

3、逻辑符号74LS90M=2M=5QAQBQCQDS91S92R01R02CP1CP2(c) 结构框图FFD退出退出目录目录总目录总目录集成计数器集成计数器输 入输 出功 能QDQCQBQAR01R02S91S92CP1CP2111100110 0 0 00 0 0 01 0 0 1异步清0异步置9R01R02=0S91S92=0QAQD8421BCD码5421BCD码二进制五进制计数74LS90功能表：74LS90 控制输入：异步清0端 R01、R02 高电平有效 异步置9端 S91、S92 高电平有效 两个时钟： CP1、CP2 下降沿有效目录目录退出退出总目录总目录CP74LS90QACP

4、1CP2S91S92R01R02QBQCQDCP74LS90QACP1CP2S91S92R01R02QBQCQDCP顺序十进制8421BCD码计数5421BCD码计数QDQCQBQAQDQCQBQA012345678900000000000010001100100001200110011301000100410011000501101001601111010107100101180011009174LS90构成十进制计数器的两种接法：8421BCD码接法5421BCD码接法两种接法的态序表目录目录退出退出总目录总目录同步集成计数器同步集成计数器74161&C11KR1J&1&a

5、mp;C11KR1J&1&C11KR1J&1&C11KR1J&1&TPD1CrC1CP计数脉冲BA1LDQAQBQCQDOC(b)QAQBQCQDPCPABCD74161TCrLDOC(a)(MSB)逻辑图逻辑符号目录目录退出退出总目录总目录74161功能表：输 入输 出CP CrLD P T D C B A QDQCQBQA 0 0 0 0 01 0 d c b ad c b a1 1 1 11 1 0 11 1 0计数保持保持 OC=0（）74161 控制端 ： 异步清0 端 Cr 低电平有效 同步预置端 LD 低电平有效 计数允许控制端P、

6、T 高电平有效 计数脉冲输入端：CP 上升沿有效目录目录退出退出总目录总目录CrLDABCDCPPTQAQBQCQD12131415012清除 置数计数保持OC74161时序图目录目录退出退出总目录总目录QDQCQBQACP+DCBA74LS192CrLDOCOBCP(MSB)CP+CP-LD CrQDQCQBQA1000000110DCBA1101110加法计数减法计数保持十进制可逆集成计数器十进制可逆集成计数器74LS192逻辑符号功能表特点特点： 双时钟输入CP+ 、CP-，上升沿有效。 异步清0端Cr， 高电平有效。 异步预置控制端LD ，低电平有效。 进位输出OC、借位输出OB分开。

7、目录目录退出退出总目录总目录QDQCQBQAD C BA74LS169CPLDOC(MSB)PTU/DCP P+T U/D LDQDQCQBQA100011DCBA100二进制加法计数二进制减法计数保持1二进制可逆集成计数器二进制可逆集成计数器74LS169逻辑符号功能表特点特点： 加减控制型可逆计数器。 同步预置控制端LD，低电平有效。 无清0端，清0靠预置。 进位和借位都为OC。 计数允许端P、T，低电平有效。 CP上升沿有效。目录目录退出退出总目录总目录LD置入ABCDCP数据输入U/DP和TQAQBQCQD1314150212210151413减法计数保持加法计数置入OC74LS169

8、时序工作波形图目录目录退出退出总目录总目录集成计数器的级联集成计数器的级联 异步级联异步级联 用前一级计数器的输出作为后一级计数器的时钟信号。 将多片集成计数器进行级联可以扩大计数范围。QAQBQCQDCP1CP274LS90(1)QAQBQCQDCP1CP274LS90(2)S91S92R01R02S91S92R01R0274LS90按异步级联方式组成的100进制计数器例：例：目录目录退出退出总目录总目录 同步级联同步级联 外加时钟信号同时接到各片的时钟输入端，用前一级的进位（借位）输出信号作为下级的工作状态控制信号。 利用T端串行级联。 利用P、T双重控制。例：例：QAQBQCQDQ0Q1

9、Q2Q3OC1P1T174161(1)QAQBQCQDQ4Q5Q6Q7OC2P2T21QAQBQCQDQ8Q9Q10Q11OC3P3T311CCPQAQBQCQDQ0Q1Q2Q3OC1P1QAQBQCQDQ4Q5Q6Q7OC2P2T2QAQBQCQDQ8Q9Q10Q11OC3P3T31CP74161(2)74161(3)74161(3)74161(1)74161(2)CPCPCPCPT11CPCP74161的两种同步级联方式目录目录退出退出总目录总目录任意模值计数器任意模值计数器集成计数器可以加适当反馈电路后句成任意模值计数器。反馈清反馈清0法法异步清0同步清0反馈置数法反馈置数法清0 法置数

10、法SN 1S0S1SN 2SMSM1SM2S2复位(a)S0Si 1SiSN 1Si+MSi+M 1Si+M 2Si+1置数(b)目录目录退出退出总目录总目录QAQBQCQDCP1CP2S91S92R01R0274LS90&CPCP123456789QAQBQCQDR01R02(a)8421BCD码接法QAQBQCQDCP1CP2S91S92R01R0274LS90&CPCP123456789QBQCQDQAR01R02(b)5421BCD码接法例：例：用74LS90实现模7计数器异步清0法目录目录退出退出总目录总目录CPQDQCQBQA10000200013456700100

11、01101000101010180111CPQAQDQCQB1000020001345670010001101001000101081010清0法8421BCD码态序表清0法5421BCD码态序表特点：特点： 计数范围是06，计到7时异步清0。 8421BCD码 R01R02=QCQBQA 5421BCD码 R01R02=QCQA过渡态M=7目录目录退出退出总目录总目录QAQBQCQDCP1CP2S91S92R01R0274LS90CP(a)8421BCD码接法QAQBQCQDCP1CP2S91S92R01R0274LS90CP(b)5421BCD码接法反馈置9法CPQDQCQBQA11001

12、20000345670001001000110100001180110CPQAQDQCQB1110020000345670001001000110100100081001M=7过渡态其中： 8421BCD码 S91S92=QCQB 5421BCD码 S91S92=QAQB目录目录退出退出总目录总目录QAQBQCQDPCr74161A B C D&T1LD(a)OCCPCPQAQBQCQDPCr74161A B C D&T1LDOC1CPCPQDQCQBQA0000000100010011010001010110QDQCQBQA00000001000100110100010101

13、100111例：例：用74161实现模7计数器过渡态LD=0异步清0同步置0目录目录退出退出总目录总目录QAQBQCQDPCr74161A B C DT1LDOC110011CPCPQAQBQCQDPCr74161A B C DT1LDOC101001CPCPQDQCQBQA1001101010111100110111101111QDQCQBQA0010001101000101011001111000LD=0LD=0OC置数法中间任意M个状态计数目录目录退出退出总目录总目录QAQBQCQD74LS90S91CPCP1CP2S92R01R02QAQBQCQD74LS90S91CP1CP2S92R

14、01R02(a)QAQBQCQD74LS90S91CPCP1CP2S92R01R02QAQBQCQD74LS90S91CP1CP2S92R01R02&(b)例：例：用74LS90实现模54计数器解：因M=54，因此用两片74LS90实现。 大模分解法。 整体清0法。M=69整体清0法目录目录退出退出总目录总目录(a)QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611CPABCDCrLD01101CP例：例：用74161实现模60计数器 因一片74161最大计数值为16，故实现模60计数器必须用两片74161。大模分解法。整体置0法

15、。Oc整体置数法。大模分解法目录目录退出退出总目录总目录QAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611&(b)CPCPCPQAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611001000111(c)CPCPCP整体置0法 Oc整体置数法目录目录退出退出总目录总目录预置输入数的设置方法如下表所示加计数减计数异步预置预=N-M-1预=M同步预置预=N-M预=M-1表中N为最大计数值目录目录总目录总目录退出退出 例：例：对于图示可编程分配器，求出M=100和M=200时的预置值；

16、若I7 I0=01101000，求M值。QAQBQCQDOCABCDPT1LD74161QAQBQCQDOCTPLD74161CPI0I1I2I31I4I5I6I7CPABCDCP解：解：该电路为同步置数加法计数器，N=256。 预置值=NM=M 。 当M=（100）=（01100100）时，预置值=M =10011100； 当M=（200）=（11001000）时，预置值=M =00111000。 当I7I0=01101000时，M=预 ，M=01101000 =152。补101022补补补补目录目录退出退出总目录总目录1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q(a)74LS171的逻辑

17、符号CP1D2D3D4DCr1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q(b)74LS373的逻辑符号EN01D 2D 3D 4DEN174LS17174LS3735D 6D 7D 8DCrCPDQn+1Qn+10111100110010QQ74LS171功能表控制输出使能输入数码输出高阻EN0EN1DQn+1Q1011101000074LS373功能表集成寄存器集成寄存器目录目录退出退出总目录总目录RD1RC11S1&RD1RC11S1&RD1RC11S1&RD1RC11S1&1111S0S1SRD0D1D2D3SL1CrCPQ3Q2Q1Q01集成移位寄存器

18、集成移位寄存器四位双向移位寄存器74LS194逻辑图目录目录退出退出总目录总目录CPS0S1CrSRSLD0HLD1D2D3Q0Q1Q2Q3清送除数右移左移禁止清除(c)S1S0SLD3D2D1D0Cr74LS194CPSR(b)CPQ0Q1Q2Q3四位双向移位寄存器74LS194逻辑符号时序图目录目录退出退出总目录总目录CrS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30000000001111101111aabcdbcdSRSLSRQ2Q0Q1Q1Q2Q3SLnnnnnn保持保持741LS194功能表D0D3：并行数码输入端。Cr： 异步清0端，低电平有效。SR、SL：右移、左移串行

19、数码输入端。S1、S0：工作方式控制端。S1S0=11 并行置数S1S0=01 右移S1S0=10 左移S1S0=00 保持原态目录目录退出退出总目录总目录 11000001001000001111101111110010110100011011011000000100110111101(a)逻辑电路(b)完全状态图主S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q310001典型移位计数器典型移位计数器 有自启动特性的环型计数器特点：特点：每个时钟周期只有一个输出端为1（或0）。 不需译码电路。 具有自启动特性，消除了无效循环。目录目录退出退出总目录总目录(a)逻辑电

20、路S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q30110000100011001110000100110111111101001010110101101001001001011011主(b)完全状态图 扭环计数器（循环码或约翰逊计数器）特点：特点：反馈逻辑方程为D1=Qn。 状态按循环码规律变化，无 竟争、冒险，且译码简单。 有无效循环，不能自启动。目录目录退出退出总目录总目录组合反馈网络Q1Q2QnSR(SL) n位移位寄存器ZCP组合输出网络模 M计数器Q1Q2QnZCP序列信号发生器的设计序列信号发生器的设计反馈移位型序列信号发生器计数型序列码发生器根据序列信

21、号长度M，确定移存器位数n。确定移存器的M个独立状态。根据M个状态列出移存器的态序表和反馈函数表，求出反馈函数F。检查自启动性能。画逻辑图。根据序列信号长度M，设计模M计数器，状态自定。按计数器的状态转移关系和序列码的要求设计组合输出网络。目录目录退出退出总目录总目录例：例：设计一个产生100111序列的反馈移位型序列信号发生器。解：解：确定移存器位数n，因M=6，故n3。 确定移存器的6个独立状态。 100、001、011、 111、111、110 列 移存器的态序表和反馈函数表，求出反馈函数F。F（SL）=Q0+Q2=Q0Q2 检查自启动性能。 F=Q2+Q0Q3 画逻辑电路。Q0Q1Q2

22、Q3F(SL)101100101111111100110111100110反馈函数表目录目录退出退出总目录总目录1111000001111000011110Q0Q1Q2Q310100100100100110010010111001110主(a)(b)01111111000000011000101101101101F(SL)F的K图和移存器状态图目录目录退出退出总目录总目录11111111110000000001111000011110Q0Q1Q2Q3101001001001001101101100主(a)(b)0001011100100000100011111110101111010101F(

23、SL)修正后的F的K图和移存器状态图目录目录退出退出总目录总目录74LS194Q0Q1Q2Q3S1S0SL10111CPF(a)(b)74LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZYF1ZCP4选1MUX反馈网络采用SSI门反馈网络采用MSI器件逻辑电路目录目录退出退出总目录总目录Q0Q1Q2Q3S1S0D3D2D1D0111011CP（ a）74LS194SR&CP例：例：设计一个能同时产生两组序列码的双序列码发器，要求两组代码分别是：Z1110101， Z2010110。解：解： 用74LS194设计一个能自 启动的模6扭环计树器。 列出组合输出电路 的真值表。模6计树器Q0m0m6m4m7m3m1Q1Q2Z1Z2000010100111101001111011010110真值表目录目录退出退出总目录总目录Q0Q1Q2S1S0D3D2D1D0CP74LS194A2A1A038 译 码器11117 6 5 4 3 2 1 0（ b）Z2Z1SR01&E1E2E31Q3CP 用一片3-8译码器和与非门实现组合输出网络。