第7讲编码器与译码器

1、第第7讲讲 编码器与译码器编码器与译码器7-1 7-1 编码器编码器7-2 7-2 译码器译码器7-1 7-1 编码器编码器 编码：把二进制码按一定的规律编排，使每级编码：把二进制码按一定的规律编排，使每级代码具有一特定的含义（代表某个数或控制信号）代码具有一特定的含义（代表某个数或控制信号）称谓编码。称谓编码。如：如：8421BCD8421BCD码中用码中用10001000表示数字表示数字8 8如：如：ASCIIASCII码中用码中用100 0001100 0001表示字母表示字母A A等等编码器：编码器：具有编码功能的逻辑电路。具有编码功能的逻辑电路。编码器的逻辑功能：编码器的逻辑功能：能

2、将每一组输入信息变换为能将每一组输入信息变换为相应二进制的代码输出。相应二进制的代码输出。如如4 4线线-2-2线编码器线编码器：将输入的：将输入的4 4个状态分别编成个状态分别编成4 4个个2 2位二进制数码输出；位二进制数码输出；如如8 8线线-3-3线编码器线编码器：将输入的：将输入的8 8个状态分别编成个状态分别编成8 8个个3 3位二进制数码输出；位二进制数码输出；如如BCDBCD编码器编码器：将：将1010个输入分别编成个输入分别编成1010个个4 4位位8421BCD8421BCD码输出。码输出。编码器的分类：编码器的分类：普通编码器：普通编码器：任何时候只允许一个编码输入信号任

3、何时候只允许一个编码输入信号有效，否则输出就会发生混乱。有效，否则输出就会发生混乱。优先编码器：优先编码器：允许同时输入两个以上的有效编码允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。最高的一个进行编码。普通编码器普通编码器优先编码器优先编码器二进制编码器的结构框图二进制编码器的结构框图普通二进制编码器普通二进制编码器编码器的工作原理：编码器的工作原理：I0 I1 Yn-1 Y0 Y1 1n2 - -I二进制二进制 编码器编

4、码器 2n个个 输入输入 n位二进位二进制码输出制码输出 （1 1）逻辑框图）逻辑框图 Y1 Y0 I0 I1 I2 I3 4 4输输入入二进制码输二进制码输出出（2 2）逻辑功能表）逻辑功能表I0 I1I2I3Y1Y01000010000100001Y1Y000011011编码器的输入为高电平有效。编码器的输入为高电平有效。7.1.1 7.1.1 普通普通4 4线线-2-2线编码器线编码器( (设计）设计）：输入输入输出输出I0 I1 I2 I3 Y1 Y0 1000010000100001001101014 4线线-2-2线编码器真值表线编码器真值表321032101321032100II

5、IIIIIIYIIIIIIIIY（3 3） 逻辑图逻辑图 I0 I1 I2 I3 1 1 1 1 & & & 1 1 Y0 Y1 & 该电路存在的问题一：该电路存在的问题一：当所有的输入都为当所有的输入都为0 0时，电路的输出时，电路的输出Y Y1 1Y Y0 0 = = ？Y Y1 1Y Y0 0 = 00= 00和真值表中第一和真值表中第一行的输出编码相行的输出编码相同，无法区分是同，无法区分是哪个输入信号的哪个输入信号的编码。编码。 I0 I1 I2 I3 1 1 1 1 & & & 1 1 Y0 Y1 & 当所有的输入都当

6、所有的输入都为为1时，时，Y1Y0 = ？Y1Y0 = 00无法输出有效无法输出有效编码。编码。普通编码器不能同时输入两个已上的有效编码信号普通编码器不能同时输入两个已上的有效编码信号 I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0时，时，Y1Y0 = ？Y1Y0 = 001100000000000000000011该电路存在的问题二：该电路存在的问题二：优先编码器的提出：优先编码器的提出： 如果有两个或更多输入信号有效，将会出现输出混乱。如果有两个或更多输入信号有效，将会出现输出混乱。

7、 必须根据轻重缓急，规定好这些外设允许操作的先后次必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编码识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。的逻辑部件称为优先编码器。7.1.2 优先编码器优先编码器识别请求信号的优先级别并进行编码的逻辑部件。识别请求信号的优先级别并进行编码的逻辑部件。1 1、4 4 线线2 2 线优先编码器线优先编码器( (设计）设计）（1 1）列出功能表）列出功能表输 入输 出I0I1I2I3Y1Y010000010001101011133210IIIIY 3321

8、IIIY 高高低低（2 2）写出逻辑表达式）写出逻辑表达式（3 3）画出逻辑电路（略）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为输入编码信号优先级从高到低为I0I3输入为编码信号输入为编码信号I3 I0 输出为输出为Y1 Y0VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 1

9、5 1474LS148 5 4 3 2 1 13 12 11 10(a) 引脚排列图(b) 逻辑功能示意图S为使能输入端，低电平有效。为使能输入端，低电平有效。YS为使能输出端，通常接至低为使能输出端，通常接至低位芯片的端。位芯片的端。YS和和S配合可以实现多级编码器之间的优先级别配合可以实现多级编码器之间的优先级别的控制。的控制。YEX为扩展输出端，是控制标志。为扩展输出端，是控制标志。 YEX 0表示是编表示是编码输出；码输出； YEX 1表示不是编码输出。表示不是编码输出。 2、集成、集成8线线3线优先编码器线优先编码器74LS148及应用。及应用。 10线线4线编码器是将十进制数码转换

10、为二进制代线编码器是将十进制数码转换为二进制代码的组合逻辑电路。常用的集成芯片有码的组合逻辑电路。常用的集成芯片有74LS147等。等。1 2 3 4 5 6 7 816 15 14 13 12 11 10 9A I I I I D U1234CC空空脚脚GND B C I I I I I98765I1I9为输入信号端；为输入信号端；AD为输出端，均为低电平有效。为输出端，均为低电平有效。7.1.3 二二-十进制编码器十进制编码器二二-十进制编码器的作用：十进制编码器的作用：将十个状态（对应于十进制的将十个状态（对应于十进制的十个代码）编制成十个代码）编制成BCD码。码。输入输入输出输出 1

11、1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0ABCDIIIIIIIII 987654321例例 试用两片试用两片74LS148组成组成16线线4线优先编码器。线优先编码器。 均无信号时，才允许对均无信号时，才允许对 输入信号编码。输入信号编码。7A0A15A8A优先权最高00101111111

12、001 1 1 11 0 1(1)片处于编码状态片处于编码状态,(2)片被封锁。片被封锁。1 1 1 1 1 1 1 110(2)片处于编码状态片处于编码状态111010010101 11 0 1 0 1译码译码：将二进制代码翻译成对应的输出信：将二进制代码翻译成对应的输出信号的过程。译码是编码的逆过程。号的过程。译码是编码的逆过程。 实现译码操作的电路称为实现译码操作的电路称为译码器译码器。 常用的译码器有常用的译码器有:二进制译码器二进制译码器、二二十进制译码器十进制译码器、显示译码器显示译码器三类。三类。7-2 7-2 译码器译码器7.2.1 二进制译码器二进制译码器 输入端：输入端：n

13、 输出端：输出端：2n 二进制译码器的输入端为二进制译码器的输入端为n n个，则输出端为个，则输出端为2 2n n个，个，且对应于输入代码的每一种状态，且对应于输入代码的每一种状态，2 2n n个输出中只有个输出中只有一个为一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。常用类型常用类型:2线线 4线译码器线译码器 型号型号: 74LS1393 线线 8线译码器线译码器 型号型号: 74LS1384 线线 16线译码器线译码器 型号型号: 74LS154一、一、2 2线线 - 4- 4线译码器的逻辑电路线译码器的逻辑电路( (分析）分析） 1 A1 1 1

14、 A0 & & & & E 0Y 1Y 2Y 3Y 011111010110101101100111000011111Y3Y2Y1Y0A0A1E输出输出输输 入入功能表功能表010AAEY 011AAEY 012AAEY 013AAEY 000110111111111Y3Y2Y1Y0A0A1E输出输出输输 入入功能表功能表0111二、集成二进制译码器二、集成二进制译码器74LS138 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S2 S3 S1

15、Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S2 S3 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 S2 S3 S1 (a) 引脚排列图引脚排列图 (b) 逻辑功能示意图逻辑功能示意图 真值表真值表输输入入：自然二进制码：自然二进制码322SSG 输输出出：低电平有效低电平有效分清分清 输入端输入端、输出输出 端端和和 控制端控制端；输出端是输出端是低电平低电平还是还是高电平高电平有效？各输出端的逻辑表达式？有效？各输出端的逻辑表达式？集成电路的集成电路的基本逻辑功能基本逻辑功能？控制端的控制端的逻辑功能？逻辑功能

16、？0120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY 各输出端的逻辑表达式：各输出端的逻辑表达式：A2、A1、A0为二进制译码输入端，为二进制译码输入端， 为译码输出端（低电为译码输出端（低电平有效），平有效），S1、 、 为选通控制端。当为选通控制端。当S11、 时，译码器处于工作状态；当时，译码器处于工作状态；当S10、 时，译码器时，译码器处于禁止状态。处于禁止状态。07YY2S3S032 SS132 SS 将输入的将输入的4位位BCD码翻译成码翻译成09十个十进制十个十进制数的电路称为数的电路称

17、为二二-十进制译码器十进制译码器。由于二。由于二-十进制十进制译码器有译码器有4个输入端，个输入端，10个输出端，所以又称为个输出端，所以又称为4线线-10线译码器。线译码器。 常用的集成二常用的集成二-十进制译码器为十进制译码器为74LS42，其逻辑，其逻辑图如图所示。图如图所示。 7.2.2 二十进制译码器二十进制译码器集成集成8421 BCD码译码器码译码器74LS42&Y0Y7Y6Y5Y4Y3Y2Y1Y8Y9&11111111A1A2A3图 4-16410译码器BCD输入A2A3A1A0Y0Y1Y3Y2Y4Y5Y6Y7Y8Y9A0集成译码器集成译码器74LS42引脚图及

18、逻辑符号引脚图及逻辑符号 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图74LS42的真值表及输出表达式的真值表及输出表达式 012390123801237012301235012340123301230123101230AAAAY AAAAYA

19、AAAY AAAAYAAAAY AAAAYAAAAY AAAAYAAAAY AAAAY 62 7.2.3 显示译码器显示译码器二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到习惯的十进制显示出来，这就要用到显示译码器显示译码器。显示器件：显示器件：常用的是常用的是七段七段显示器件。显示器件。bcdefgaabcdefgYa-Yg: Ya-Yg: 控制信号控制信号高电平时高电平时, ,对应的对应的LEDLED亮亮低电平时低电平时, ,对应的对应的LEDLED灭灭发光二极管发光

20、二极管510510 YaYaYbYbYgYga ab bg g510510 510510 七段显示器件的工作原理：七段显示器件的工作原理：译译 码码 器器A A3 3A A2 2A A1 1A A0 0A A3 3-A-A0 0: : 输入数据输入数据要设计的七段数码管显示译码器要设计的七段数码管显示译码器七段数码管显示译码器七段数码管显示译码器a ab bc cd de ef fg gYaYaYbYbYcYcYdYdYeYeYfYfYgYgabcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段显示器件的工作原理：七段显示器件

21、的工作原理：1 1 1 1 0 0 11 1 1 0 0 0 00 1 1 0 0 1 1 1 0 1 1 0 1 11 0 1 1 1 1 11 1 1 1 1 1 11 1 1 1 0 1 1字型字型A3A2A1A001234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1七段显示译码器七段显示译码器的集的集成电路成电路74LS4874LS4874LS48(T339)GNDVcc电源电源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBIBRIB为

22、为0 0时，使时，使Ya-Yg=0Ya-Yg=0，全灭。，全灭。IBR 为为0 0且且A A3 3A A0 00 0时，使时，使Ya-Yg=0Ya-Yg=0，全灭。，全灭。控制端控制端控制端控制端输入数据输入数据输出输出为为0 0时，使时，使Ya-Yg=1,Ya-Yg=1,亮亮“8 8”，说明工作正常。，说明工作正常。LT：测试端：测试端LTIB：灭灯端：灭灯端( (输入输入) )IBR：灭零输入端：灭零输入端：灭零输出端：灭零输出端YBR控制端功能控制端功能74LS48(T339)GNDVcc电源电源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIB

23、RIB/ YBRYBR，当，当I IBRBR0 0且且A A3 3A A0 00 0时，时，Y YBRBR0 0；否则；否则Y YBRBR1 1 1 0 0 0 0 0 0 0 0 1 0 0 小 数 点 0 0 1 1 0 1 1 1 0 0 0 0 LT IRB YRB A3A2A1A0 LT IRB YRB A3A2A1A0 LT YRB IRB A3A2A1A0 LT YRB IRB A3A2A1A0 LT YRB IRB A3A2A1A0 LT IRB YRB A3A2A1A0 实现多位数显示时的“无效0消隐”功能的例子：全灭全灭全灭0000000000010000整数部分：高位的整

24、数部分：高位的BRBYI /与低位的与低位的BRI相连相连 小数部分：低位的小数部分：低位的BRBYI /与高位的与高位的BRI相连相连 七段显示译码器七段显示译码器74LS4874LS48与数码管的连接与数码管的连接5V5Va ab bc cd de ef fg g74LS4874LS48(T339)(T339)GNDGNDVccVcc电源电源5V5VA A3 3A A2 2A A1 1A A0 0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTLTI IB BI IBRBR输入信号输入信号此三控制端不用时，此三控制端不用时，通过电阻接高电平。通过电阻接高电平。BCDBCD码码7

25、.2.4 中规模译码器的应用中规模译码器的应用 由于译码器输出的由于译码器输出的2n个最小项，而任一逻辑函数个最小项，而任一逻辑函数总能表示成最小项之和的形式，因此，辅以适当的总能表示成最小项之和的形式，因此，辅以适当的SSI门，即可以实现任何组合逻辑函数。门，即可以实现任何组合逻辑函数。 中规模组件都是为了实现专门的逻辑功能而设计，中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。但是通过适当的连接，可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减少连用中规模组件设计逻辑电路，可以减少连线、提高可靠性。线、提高可靠性。 Y0 Y1 Y2 Y3 Y

26、4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使能使能 译码输出译码输出 A0A1A2 A3 “1” 译码输入译码输入 A0A1A2 S1 S2 S3 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 S1 S2 S3 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 4 线-16 线译码器3 3线线8 8线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。用用74LS138译码器实现逻辑函数译码器实现逻辑函数0120AAAY 0m 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 S1 S2 S3 A0 A1 A2 A0 +5V Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .当控制端如图接法时当控制端如图接法时逻辑函数逻