数字电子技术ch7

1、1河北工程大学 信电学院数字电子技术数字电子技术2022-4-141第七章第七章 常用时序逻辑功能器件常用时序逻辑功能器件7.1 计数器计数器7.2 寄存器和移位寄存器寄存器和移位寄存器2河北工程大学 信电学院数字电子技术数字电子技术2022-4-1427.1 计计 数数 器器1、概念、概念（3）计数器除了完成计数功能外，还可用于实）计数器除了完成计数功能外，还可用于实现定时、分频、产生节拍脉冲等特定功能。现定时、分频、产生节拍脉冲等特定功能。2、特点：、特点：（1）时钟脉冲即为计数脉冲。）时钟脉冲即为计数脉冲。（2）实现指定计数范围内计数所需要的状态数目）实现指定计数范围内计数所需要的状态数

2、目 称为计数器的称为计数器的模模 计数器是一种用来对输入脉冲进行计数的时计数器是一种用来对输入脉冲进行计数的时序逻辑电路。序逻辑电路。3河北工程大学 信电学院数字电子技术数字电子技术2022-4-1433、计数器的分类、计数器的分类按工作方式分：按工作方式分： 同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分： 加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量( (或称模数或称模数) )来分：来分： 如二进制计数器、十进制计数器、二如二进制计数器、十进制计数器、二 十十进制计数器等等。进制计数器等等。4河北工程大学

3、信电学院数字电子技术数字电子技术2022-4-144 在数字电路中，能够记忆输入脉冲个数的电路称在数字电路中，能够记忆输入脉冲个数的电路称为计数器。为计数器。计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N N 进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N N 进制计数器进制计数器5河北工程大学 信电学院数字电子技术数字电子技术2022-4-145计数器的计数器的分析分析计数器的计数器的设计设计电路由电路由触发器触发器构成构成电路由电路由集成组件集成组件构

4、成构成用用触发器触发器实现实现用用集成组件集成组件实现实现4、计数器的研究内容、计数器的研究内容6河北工程大学 信电学院数字电子技术数字电子技术2022-4-146 7.1.1 二进制计数器二进制计数器 在异步计数器内部，有的触发器直接受在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，发器的输出信号作为自己的时钟脉冲，一、二进制异步计数器一、二进制异步计数器异步计数器的特点：异步计数器的特点： 各个触发器状态变换的时间先后不一，故各个触发器状态变换的时间先后不一，故被称为被称为“ 异步计数器异步

5、计数器 ”。7河北工程大学 信电学院数字电子技术数字电子技术2022-4-1471、二进制异步加法计数器、二进制异步加法计数器接法：接法：1 1）Q与与D相连，把相连，把D触发器转换成计数型触发器转换成计数型T T触发器。触发器。2 2）Q与相邻高位触发器脉冲输入端相连与相邻高位触发器脉冲输入端相连( (为进位信号为进位信号) )。3 3）CP接至接至FF0 输入端。输入端。8河北工程大学 信电学院数字电子技术数字电子技术2022-4-1481、首先将计数器清零、首先将计数器清零异步计数器优点：异步计数器优点：电路简单、可靠。电路简单、可靠。异步计数器缺点：异步计数器缺点：速度慢。速度慢。2、

6、触发器、触发器FF的的D =QnFF0来一个来一个CP 翻一次翻一次FF1来一个来一个Q0n 上升沿翻一次上升沿翻一次FF2来一个来一个Q1n 上升沿翻一次上升沿翻一次计数过程计数过程:9河北工程大学 信电学院数字电子技术数字电子技术2022-4-149时序图时序图：Q0Q1Q2Q1Q0CPCPQff210 CPQff411 CPQff812 结论结论: 计数器不仅可以计数，也可作为计数器不仅可以计数，也可作为分频器分频器。10河北工程大学 信电学院数字电子技术数字电子技术2022-4-1410状态图状态图Q0Q1Q2CPQ2 Q1Q000000000101001000101101110010

7、010111011010111111100000011河北工程大学 信电学院数字电子技术数字电子技术2022-4-1411 二进制异步加法计数器二进制异步加法计数器 000000100100010010110110001001111111011011101101CPCPQ Q0 0Q Q1 1Q Q2 21t1tpdpd2t2tpdpd3t3tpdpd说明：使用中需考虑触发器的延迟时间说明：使用中需考虑触发器的延迟时间t tpdpd，Q2Q1Q0波形图波形图状态图状态图异步计数脉冲的最小周期异步计数脉冲的最小周期 Tmin=n tpd。（。（n为位数）为位数） 12河北工程大学 信电学院数字电

8、子技术数字电子技术2022-4-14122、二进制异步减计数器、二进制异步减计数器 Q端与高位端与高位CP端端相连，为借位信号。相连，为借位信号。13河北工程大学 信电学院数字电子技术数字电子技术2022-4-14133、二进制异步计数器总结、二进制异步计数器总结 D D触发器触发器 iiQD JKJK触发器触发器 J= K = 13 3）减计数器）减计数器 ：与加相反。：与加相反。 特点：特点：2 2）加计数器）加计数器 ：上升沿触发，：上升沿触发，Q Q接高位脉冲端；接高位脉冲端； 下降沿触发，下降沿触发，Q Q接高位脉冲相连。接高位脉冲相连。 高位翻转必在低位进位或借位后实现，串高位翻转

9、必在低位进位或借位后实现，串行计数器行计数器速度低速度低。1 1）触发器）触发器计数状态计数状态14河北工程大学 信电学院数字电子技术数字电子技术2022-4-14141 1、二进制同步加法计数器、二进制同步加法计数器Q0 ZFF0 FF1 FF2CPQ1Q21J C11K 1J C1 1K1J C11K&1&Q0Q1Q2n0n1n2QQQZ CPCPCPCP2101KJ00n011QKJn0n122QQKJ时钟方程时钟方程输出方程输出方程驱动方程驱动方程FF0 每输入一个时钟脉冲翻每输入一个时钟脉冲翻转一次转一次FF1在在Q0=1时，在下一个时，在下一个CP触发沿到来时翻转。触发沿到来时翻转

10、。FF2在在Q0=Q1=1时，在下一个时，在下一个CP触发沿到来时翻转。触发沿到来时翻转。二二、二进制同步计数器、二进制同步计数器 计数脉冲同时接于各触发器脉冲输入端，应翻转的计数脉冲同时接于各触发器脉冲输入端，应翻转的触发器同步翻转，各级无延迟积累，并行计数。触发器同步翻转，各级无延迟积累，并行计数。3 3位二进制位二进制同步加法同步加法计数器计数器15河北工程大学 信电学院数字电子技术数字电子技术2022-4-1415 3 3位二进制同步加法计数器的结构特点，可位二进制同步加法计数器的结构特点，可推广到推广到n n位二进制同步加法计数器：位二进制同步加法计数器：n0n1n3nn2n1n1n

11、n0n122n01100QQQQKJQQKJQKJ1KJ驱动方程驱动方程输出方程输出方程n0n1n2nn1nQQQQC16河北工程大学 信电学院数字电子技术数字电子技术2022-4-1416分析方法分析方法1-1-解析法解析法(1) (1) 先列写驱动方程：先列写驱动方程：J2 = K2 = Q1Q0J1 = K1 = Q0J0 = K0 = 1Q0： 来一个来一个CP，它就翻转一次；，它就翻转一次；nnnnnnnQQQQQQQ20120112+ + + +nnnnnQQQQQ101011+ + + +nnQQ010+(2) (2) 列写状态方程：列写状态方程：Q0 ZFF0 FF1 FF2C

12、PQ1Q21J C11K 1J C1 1K1J C11K&1&Q0Q1Q217河北工程大学 信电学院数字电子技术数字电子技术2022-4-1417 2 0 0 1 0 1 0 1 0 0 0 0 0 1 3 0 1 0 0 1 14 0 1 1 1 0 0 5 1 0 0 1 0 1 6 1 0 1 1 1 0 7 1 1 0 1 1 1 8 1 1 1 0 0 0原状态原状态 次状态次状态CP nnnQQQ012101112+nnnQQQ(3) (3) 再列写状态转换表，分析其状态转换过程。再列写状态转换表，分析其状态转换过程。nnnnnnnQQQQQQQ20120112+ + + +nnn

13、nnQQQQQ101011+ + + +nnQQ010+18河北工程大学 信电学院数字电子技术数字电子技术2022-4-1418CPQ0Q1Q2分析方法分析方法2 2-波形图法波形图法J2 = K2 = Q1Q0J1 = K1 = Q0J0 = K0 = 1Q0： 来一个来一个CP，它就翻转一次；，它就翻转一次；Q1：当：当Q01时，它可翻转一次；时，它可翻转一次；Q2：只有当：只有当Q1Q011时，它才能翻转一次。时，它才能翻转一次。Q0 ZFF0 FF1 FF2CPQ1Q21J C11K 1J C1 1K1J C11K&1&Q0Q1Q219河北工程大学 信电学院数字电子技术数字电子技术20

14、22-4-1419CPQ0Q1Q2 用波形图显示状态转换表用波形图显示状态转换表思考思考: :一个四位二进制同步加法计数器电路的结构一个四位二进制同步加法计数器电路的结构Q0输出波形的频率是输出波形的频率是CP的的1/2。Q1输出波形的频率是输出波形的频率是CP的的1/4。Q2输出波形的频率是输出波形的频率是CP的的1/8。二分频二分频四分频四分频八分频八分频20河北工程大学 信电学院数字电子技术数字电子技术2022-4-14202 2、二进制同步可逆计数器、二进制同步可逆计数器分析分析X=1X=1，X=0X=0时的功能时的功能Q0 C/B1FF0 FF1FF2CP1J C11K1J C11K

15、1J C11K1&1&1&1XQ1Q2n0n1n0n122n0n01100QQXQQXKJQXQXKJ1KJ+驱动方程驱动方程输出方程输出方程n2n1n0n2n1n0QQQXQQQXC/B+21河北工程大学 信电学院数字电子技术数字电子技术2022-4-14213 3位二进制同步可逆计数器位二进制同步可逆计数器列写列写X=1X=1，X=0X=0时的方程时的方程X=0X=0时：时：n0n1n0n122n0n01100QQXQQXKJQXQXKJ1KJ+驱动方程驱动方程输出方程输出方程n2n1n0n2n1n0QQQXQQQXC/B+与一个三位二进制同步加法计数器的驱动方程相同与一个三位二进制同步加

16、法计数器的驱动方程相同。X=1X=1时：时：n0n1n0n122n0n01100QQXQQXKJQXQXKJ1KJ+驱动方程驱动方程输出方程输出方程n2n1n0n2n1n0QQQXQQQXC/B+注意：注意：减法计数器其驱动方程与加法计数器的不同。减法计数器其驱动方程与加法计数器的不同。22河北工程大学 信电学院数字电子技术数字电子技术2022-4-1422说明：说明：计数器计数之前应清零。但初始数据可以人为地置入计数器计数之前应清零。但初始数据可以人为地置入。计数器的位数视需要而定计数器的位数视需要而定。N个触发器具有个触发器具有2n个状态个状态，称称为以为以2n为模的计数器（或模为模的计数

17、器（或模2n计数器）。计数器）。同步计数器的计数速度比异步计数器高，但电路较复杂同步计数器的计数速度比异步计数器高，但电路较复杂。 23河北工程大学 信电学院数字电子技术数字电子技术2022-4-14237.1.2 非二进制计数器的设计非二进制计数器的设计例例7.1.1 用用D D触发器设计一个触发器设计一个84218421码十进制同步计数器。码十进制同步计数器。 解解：（：（1 1）列状态表和驱动表）列状态表和驱动表24河北工程大学 信电学院数字电子技术数字电子技术2022-4-1424 十进制计数器有十进制计数器有10 10 个状态，需个状态，需4 4 位触发器。其中位触发器。其中6 6个

18、个状态状态（10101111）在在84218421码十进制计数器中是无效组合。码十进制计数器中是无效组合。 （2 2）画卡诺图求各）画卡诺图求各D D触发器的驱动方程触发器的驱动方程00 01 11 1000 01 11 1025河北工程大学 信电学院数字电子技术数字电子技术2022-4-1425（3 3）画逻辑图）画逻辑图26河北工程大学 信电学院数字电子技术数字电子技术2022-4-1426（4 4）画完整的状态图，检查自启动）画完整的状态图，检查自启动01203313QQQQQDQn+ 均能从无均能从无效状态进入有效状态进入有效状态。效状态。能自启动能自启动27河北工程大学 信电学院数字

19、电子技术数字电子技术2022-4-1427例例：用用JKJK触发器设计一个触发器设计一个8421BCD8421BCD码十进制同步加法计数器。码十进制同步加法计数器。（1 1）建立状态图）建立状态图（3 3）列出状态表和驱动表）列出状态表和驱动表（2 2）选用触发器）选用触发器 选用选用4 4个个CPCP下降沿触发的下降沿触发的JKJK触发器，分别用触发器，分别用FFFF0 0、FFFF1 1、FFFF2 2 、FFFF3 3表示。表示。 /0 /0 /0 /0/0 /0 /0 /0 0000000000010001001000100011001101000100/1/1/0/0 1001100

20、110001000011101110110011001010101 /0 /0 /0 /0/0 /0 /0 /02022-4-14NCITS28现现 态态次次 态态驱驱 动动 信信 号号输输出出J3K3J2K2J1K1J0K0C C0 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 10 00 01 10 00 00 01 11 10 00 00 01 10 00 00 01 11 10 00 00 01 10 00 00 01 11 10 01 10 00 00 01 11 11 10 00 01 10 00 00 01 10 01 10 00

21、 00 01 10 00 01 10 01 10 01 11 10 00 01 11 11 10 00 01 11 10 00 01 11 11 10 00 00 01 10 00 01 11 11 11 10 00 00 01 11 11 11 10 01 10 00 00 01 10 00 01 10 00 00 01 10 01 10 00 01 10 00 00 00 01 10 00 01 11 11 10 01 10 01 10 01 11 11 11 10 00 01 11 10 01 11 11 11 10 01 11 11 11 1n3Qn2Qn1Qn0Q1n3Q+1n2Q+

22、1n1Q+1n0Q+29河北工程大学 信电学院数字电子技术数字电子技术2022-4-1429（4 4）利用卡诺图化简求驱动方程和输出方程）利用卡诺图化简求驱动方程和输出方程 n03n0n1n23n0n122n01n0n3100QK,QQQJQQKJQK,QQJ1KJ驱动方程驱动方程n0n3QQC 输出方程输出方程时钟方程：时钟方程：CPCPCPCPCP3210 （5 5）画电路图并检查自启动能力）画电路图并检查自启动能力 C CFFFF2 2 Q Q1 1Q Q0 01 1CPCPQ Q2 2 1J1J C1C11K1K 1J1J C1C1 1K1K1J1J C1C11K1K& & & &Q

23、Q3 3 1J1J C1C11K1K& & &FFFF2 2 FFFF2 2 FFFF2 2 （电路能够自启动）（电路能够自启动）30河北工程大学 信电学院数字电子技术数字电子技术2022-4-1430(1) (1) 写出驱动方程写出驱动方程J2 = Q1Q0 ， K2 1 J1 = K1 1 J0 =Q2 K0 1 分析步骤：分析步骤：(2) (2) 写出状态方程写出状态方程Q2n+1 =Q1n Q0n Q2n Q1n +1= Q1n Q0n+1 =Q0nQ2n例例: : 任意进制计数器的分析任意进制计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数计数脉冲脉冲CP11131河

24、北工程大学 信电学院数字电子技术数字电子技术2022-4-1431(3) (3) 利用简化功能表来列写状态表，分析其状态转换过程。利用简化功能表来列写状态表，分析其状态转换过程。CP 现态现态 次态次态Q2n+1Q1n+1Q0n+1Q2nQ1nQ0n0 0 1 1 0 0 0 2 0 0 10 1 0 3 0 1 00 1 14 0 1 11 0 0 5 1 0 00 0 0Q2n+1 =Q1n Q0n Q2n Q1n = Q1n Q0n+1 =Q0nQ2n状态方程状态方程Q2n+1 =Q1n Q0n Q2n Q1n+1 = Q1n Q0n+1 =Q0nQ2n32河北工程大学 信电学院数字电子

25、技术数字电子技术2022-4-1432另有三种状态另有三种状态111、110、101不在计数循环内，如果这些状不在计数循环内，如果这些状态经若干个时钟脉冲能够进入计数循环，则能够态经若干个时钟脉冲能够进入计数循环，则能够自行启动自行启动。(4) (4) 检验其能否自动启动检验其能否自动启动 CP 现态现态 次态次态Q2n+1Q1n+1Q0n+1Q2nQ1nQ0n0 0 0 1 1 1 1 2 1 1 00 1 0 3 1 0 10 1 0Q0n+1 =Q0nQ2nQ1n = Q1n Q2n+1 =Q1n Q0n Q2n 状态方程状态方程Q2n+1 =Q1n Q0n Q2n Q1n+1 = Q1

26、n Q0n+1 =Q0nQ2n结论：结论： 经检验，可以自动启动。经检验，可以自动启动。33河北工程大学 信电学院数字电子技术数字电子技术2022-4-14330 0 01 0 00 1 10 0 10 1 01 011 1 01 1 1(5) (5) 画状态画状态 转换图。转换图。Q2 Q1 Q0异步五进制异步五进制加法计数器加法计数器0 0 10 1 00 1 11 0 00 0 0Q0n+1Q1n+1Q2n+1 2 0 0 1 1 0 0 0 3 0 1 04 0 1 1 5 1 0 0Q1nQ0nQ2n 1 1 1 1 2 1 1 0 3 1 0 10 0 00 1 00 1 034河

27、北工程大学 信电学院数字电子技术数字电子技术2022-4-14347.1.3 集成计数器集成计数器1、集成计数器简介、集成计数器简介35河北工程大学 信电学院数字电子技术数字电子技术2022-4-1435（1）74161的功能的功能RD异步清零端，异步清零端，LD预置数控制端。预置数控制端。EP、ET 计数使能（控制）端。计数使能（控制）端。RCO=ETQAQBQCQD，进位输出端。进位输出端。 异步清零。异步清零。同步并行预置数同步并行预置数与与CP上升沿同步。上升沿同步。保持：保持：RD=LD=1时，时，EPET=0 保持。保持。计数。计数。36河北工程大学 信电学院数字电子技术数字电子技

28、术2022-4-1436与与74HC193、74HCT193 相同相同（2）74LS193的功能的功能双时钟双时钟4位二进制同步可逆计数器位二进制同步可逆计数器加计数：加计数：CPD=1 ，计数脉冲从，计数脉冲从CPU输入。输入。减计数：减计数：CPU=1， 计数脉冲从计数脉冲从CPD输入。输入。异步清零、异步预置数。异步清零、异步预置数。37河北工程大学 信电学院数字电子技术数字电子技术2022-4-14371 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 RD BO CO LD D2 D374193(

29、(双时钟双时钟) )COQ0 Q1 Q2 Q3LDCPURDD0 D1 D2 D3BOCPD引脚排列图引脚排列图功能示意图功能示意图38河北工程大学 信电学院数字电子技术数字电子技术2022-4-1438补充：补充： 集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器74191（单时钟）（单时钟）Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时CO/BO= Q3nQ2nQ1nQ0n并行异步置数并行异步置数减计数时减计数时CO/BO= Q3nQ2nQ1nQ0nCT = 1,CO/BO = 1， 级联使用级联使用CPRC CTBOCOCPRC /

30、1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 39河北工程大学 信电学院数字电子技术数字电子技术2022-4-1439（3）74LS290 的功能的功能 异步十进制计数器：由一个异步十进制计数器：由一个1位二进制计数器和一位二进制计

31、数器和一个异步个异步5进制计数器组成。进制计数器组成。二二 五五 十十 进制计数器。进制计数器。 计数脉冲由计数脉冲由CPA端输入，输出由端输入，输出由QA端引出，即得到端引出，即得到二进制计数器。二进制计数器。 计数脉冲由计数脉冲由CPB端输入，输出由端输入，输出由QB -QD端引出，端引出，即得到五进制计数器。即得到五进制计数器。 若将若将QA与与CPB相连，计数脉冲由相连，计数脉冲由CPA端输入，输出端输入，输出由由QA -QD引出，即得到引出，即得到8421码十进制计数器。码十进制计数器。40河北工程大学 信电学院数字电子技术数字电子技术2022-4-1440功能表：功能表：直接复位：

32、直接复位：1)2(0)1(0 RR0)2(9)1(9RR直接置直接置 9 ：1)2(9)1(9 RR计数：计数：0)2(0)1(0RR0)2(9)1(9RR与与74HC290、 74HCT290相同。相同。41河北工程大学 信电学院数字电子技术数字电子技术2022-4-1441RD=1，LD=0，CP 集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC RCO Q0 Q1 Q2 Q3 ET LDRD CP D0 D1 D2 D3 EP 地地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图Q0 Q1 Q2 Q

33、3EPLDRCOCPETRD D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1RD = 0Q3 Q0 = 0000同步同步并行置数并行置数异步异步清零清零Q3 Q0 = D3 D0 74LS161 和和 74LS16342河北工程大学 信电学院数字电子技术数字电子技术2022-4-144274161的状态表的状态表 输输 入入 输输 出出 注注RD LD EP ET CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 RCO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数

34、 保保 持持 保保 持持 0清零清零置数置数RD= 1, LD = 1, CP ，EP = ET= 1二进制同步加法计数二进制同步加法计数EPET = 0RD = 1，LD = 1，保持保持若若 ET = 0RCO = 0若若 ET = 1nnnnQQQQRCO012374163 43河北工程大学 信电学院数字电子技术数字电子技术2022-4-14432 2、用集成计数器构成任意进制计数器、用集成计数器构成任意进制计数器用现有用现有M M进制计数器进制计数器 构成构成N N进制计数器。进制计数器。例例7.1.2 用用74161构成九进制计数器。构成九进制计数器。解：必须跳过解：必须跳过 M-N

35、 =16-9 = 7 个状态。个状态。（1）反馈清零法）反馈清零法 输出处于某一状态时，输出处于某一状态时，使异步清零端使异步清零端RD=0，则，则74161立即返回立即返回0000状态。状态。 从从0000开始计数，当输入第九个开始计数，当输入第九个CP脉冲（上升脉冲（上升沿）时，输出沿）时，输出1001反馈至反馈至RD清零。清零。44河北工程大学 信电学院数字电子技术数字电子技术2022-4-1444主循环状态图：主循环状态图：45河北工程大学 信电学院数字电子技术数字电子技术2022-4-1445（2）反馈置数法）反馈置数法 同步预置数：同步预置数：输出状态反馈到预置数控制端，在输出状态

36、反馈到预置数控制端，在下一个下一个CPCP作用后，将预置数输入端状态置入输出端。作用后，将预置数输入端状态置入输出端。预置数信号消失后，计数器就从被置入的状态开始重预置数信号消失后，计数器就从被置入的状态开始重新计数。新计数。图中：图中： 将将QDQCQBQA=1000 状态译码产生预置数控状态译码产生预置数控制信号制信号0 ，反馈至，反馈至LD，在下一个在下一个CP上升沿到上升沿到达时，置入达时，置入0000状态。状态。输出：输出：0000 100046河北工程大学 信电学院数字电子技术数字电子技术2022-4-1446主循环状态图：主循环状态图：47河北工程大学 信电学院数字电子技术数字电

37、子技术2022-4-1447另外：另外： 还可将1111状态译码加至LD，这时预置数输入端应为0111，则输出为0111-1111。 1 1 1 1 001111000100111001111 1011101011011110&48河北工程大学 信电学院数字电子技术数字电子技术2022-4-1448 进位信号反馈进位信号反馈 计数到计数到1111时产生的进位信号时产生的进位信号1译码后，反馈译码后，反馈到预置数控制端。到预置数控制端。49河北工程大学 信电学院数字电子技术数字电子技术2022-4-14491.方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成)10

38、2(4 MM或或清零端清零端置数端置数端(同步、异步同步、异步)2. 设计举例设计举例 用集成计数器用集成计数器74LS161和和74LS163构成十二进构成十二进制计数器。制计数器。50河北工程大学 信电学院数字电子技术数字电子技术2022-4-1450/1/0/0/0/0/0/000000001001000110100/010000110010101111001101010111100110111101111/0/0/0/051河北工程大学 信电学院数字电子技术数字电子技术2022-4-1451一、利用同步清零或置数端获得一、利用同步清零或置数端获得 N 进制计数进制计数当当 M 进制计数

39、到进制计数到 SN 1 后使计数回到后使计数回到 S0 状态状态2. 求归零逻辑表达式；求归零逻辑表达式；1. 写出状态写出状态 SN 1 的二进制代码；的二进制代码；3. 画连线图。画连线图。 例例 用用4位二进制计数器位二进制计数器 74163 构成构成十二进制十二进制计数器。计数器。解：解：1. 013QQQRD111SSN 013QQQLD 或= 10112. 归零表达式：归零表达式：3. 连线图连线图Q0 Q1 Q2 Q3ETLDRCOCPEPD0 D1 D2 D3RD1&同步清零同步清零同步置零同步置零52河北工程大学 信电学院数字电子技术数字电子技术2022-4-1452二、利用

40、异步清零或置数端获得二、利用异步清零或置数端获得 N 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号， 使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）1. 写出状态写出状态 SN 的二进制代码；的二进制代码；2. 求归零逻辑表达式；求归零逻辑表达式；3. 画连线图。画连线图。 例例 用清零法利用用清零法利用74LS161构成构成十二进制十二进制计数器。计数器。110012 S23QQRD&状态状态S12的作用：的作用：产生归零信号产生归零信号异步清零异步清零状态图状态图Q0 Q1 Q2 Q3ETLDRCOCPEPD0 D1 D2 D3

41、RD1解：解：53河北工程大学 信电学院数字电子技术数字电子技术2022-4-1453/1/0/0/0/0/0/000000001001000110100/010000110010101111001101010111100110111101111/0/0/0/0/0返回返回54河北工程大学 信电学院数字电子技术数字电子技术2022-4-1454(二二) 计数容量的扩展计数容量的扩展1. 集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3ETLDRCOCP EP D0 D1 D2 D3RDQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDRCOCP EP D0 D1 D2 D3RDQ0

42、Q1 Q2 Q3CP11111RCO016 16 = 256 Q0 Q1 Q2 Q3S9A S9B R0B R0ACPACPB Q0 Q1 Q2 Q3S9A S9B R0B R0ACPACPBQ0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 10055河北工程大学 信电学院数字电子技术数字电子技术2022-4-1455例例 用用74HCT161 组成组成256进制计数器。进制计数器。解：解：用两片用两片74HCT161构成此计数器构成此计数器 256=1616并行进位：并行进位： 同步计数器，高位片使能端接低位片的进位信号同步计数器，高位片使能端接

43、低位片的进位信号输出端输出端RCO。进位。进位1 且且CP作用时，计数。作用时，计数。* 高位记录的脉冲数和进位数相等。高位记录的脉冲数和进位数相等。低位片的进位信号作为高位片的使能信号。低位片的进位信号作为高位片的使能信号。56河北工程大学 信电学院数字电子技术数字电子技术2022-4-1456串行进位串行进位低位片的进位信号作为高位片的时钟脉冲，低位片的进位信号作为高位片的时钟脉冲，即异步计数方式。即异步计数方式。 片片1由由1111变成变成0000状态，使其状态，使其RCO由由1变变为为0 ，片，片2记入一个脉冲。记入一个脉冲。* 高位记录的脉冲数就是进位数。高位记录的脉冲数就是进位数。

44、57河北工程大学 信电学院数字电子技术数字电子技术2022-4-14572. 利用级联获得大容量利用级联获得大容量 N 进制计数器进制计数器1) 级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 Q0 Q1 Q2 Q3S9A S9B R0B R0ACPACPB Q0 Q1 Q2 Q3S9A S9B R0B R0ACPACPBQ0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6个位芯片应逢十进一个位芯片应逢十进一58河北工程大学 信电学院数字电子技术数字电子技术2022-4-14582) 用用归零法归零法或或置数法置数法获得大容量的获得大容量的 N 进制计数器进制计数器 例例 试用试用 74161 接成六十进制计数器。接成六十进制计数器。Q0 Q1 Q2 Q3ETLDRCOCPEPD0 D1 D2 D3RDQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3ETLDRCOCPEPD0 D1 D2 D3RDQ0 Q1 Q2 Q3CP111CO0用用 产生产生信号：信号：) 111100 (60 SSN用用 产生产生信号：信号：)