数字电子技术基础时序逻辑电路时序逻辑电路的设计方法学习教案

1、会计学1数字电子技术基础数字电子技术基础 时序逻辑电路时序逻辑电路(lu j din l) 时序逻辑电路时序逻辑电路(lu j din l)的设的设计方法计方法第一页，共34页。时序逻辑问题逻辑抽象状态转换图（表）状态化简最简状态转换图（表）电路方程式选定触发器的类型逻辑电路图检查能否自启动图5.4.1 同步时序逻辑电路设计过程框图例例5.4.1 试设计一个带有进位试设计一个带有进位(jnwi)输出端的十三进制计数器。输出端的十三进制计数器。解：解： 由于电路没有输入变量，故属于穆尔型同步时序电路。设进位由于电路没有输入变量，故属于穆尔型同步时序电路。设进位(jnwi)输出信号为输出信号为C，

2、有进位，有进位(jnwi)输出为输出为C1,无进位无进位(jnwi)输出时输出时C0。根据题意，根据题意，M13,其状态转换图可示意为图其状态转换图可示意为图5.4.2所示。所示。第2页/共34页第二页，共34页。S0S1S2S3S4S5S6S7S8S9S10S11S12/0/0/0/0/0/0/0/0/0/0/0/0/1图5.4.2 例5.4.1的状态转换示意图其状态表为其状态表为0状态变化顺序12345678910113Q2Q1Q0Q000000010100001100101010011011010001011001011011进位输出等效十进制数C状态编码0000000000001110

3、012S0S1S2S3S4S5S6S7S8S9S10S11S12S0000000第3页/共34页第三页，共34页。nQ0nQ1000110110nQ2nQ30CQQQQnnnn/101112130111010001/00010/00100/0 0011/00101/00110/01000/00111/01001/00000/11010/01100/0 / / /1011/0各输出各输出(shch)端的卡端的卡诺图如下诺图如下nQ3nQ2nQ1nQ000 01 11 100001111013nQ0000001011101nQ3nQ2nQ1nQ000 01 11100001111000101001

4、0101012nQnQ3nQ2nQ1nQ000 01111000011110010100011011011nQnQ3nQ2nQ1nQ000 01111000011110100110100011010nQnQ3nQ2nQ1nQ000 011110000111100000010000000C第4页/共34页第四页，共34页。23020310010111012023123120122313QQCQQQQQQQQQQQQQQQQQQQQQQQQQQnnnn若选用若选用JK触发器，则由于触发器，则由于(yuy)其特性方其特性方程为程为nnnQKQJQ1故应把上述故应把上述(shngsh)状态方程化为状态

5、方程化为JK触发器特性方程的标准形式，即触发器特性方程的标准形式，即第5页/共34页第五页，共34页。012313002302031010100101113013210012023123123230123301223131)(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQnnnnn中删去了约束项注：在1023001010132012230123KQQJQKQJQQQKQQJQKQQQJ第6页/共34页第六页，共34页。1JC11KQQ11JC11KQQ1JC11KQQ1JC11KQQ1CQ0Q1Q2Q3FF1FF0FF2FF3CP图

6、5.4.2 十三进制同步计数器的逻辑电路第7页/共34页第七页，共34页。000000010010001101000101011101101000100111111110Q3Q2Q1Q0/C/0/1/0/0/0/0/0/0/0/0/0/11011110110101100/1/1/0/0故电路故电路(dinl)可以自启动。可以自启动。第8页/共34页第八页，共34页。解：设输入数据为输入变量，用解：设输入数据为输入变量，用X表示表示(biosh)；检测结果为输；检测结果为输出变量，用出变量，用Y表示表示(biosh)，其状态转换表为，其状态转换表为0S01S0/0S1/0XYSn/1nSS1S2

7、S3S0/0S2/0S0/0 S0/0S3/1S3/1其中其中(qzhng)S0为没有为没有1输入的以前状态，输入的以前状态，S1为输入一个为输入一个1以后的状态，以后的状态，S2为输入两个为输入两个1以后的状态，以后的状态，S3为连续输入为连续输入3个或个或3个以上个以上1的状态。的状态。由状态表可以看出，由状态表可以看出，S2和和S3为等价状态，可以合并成一个。为等价状态，可以合并成一个。第9页/共34页第九页，共34页。由于电路的状态由于电路的状态(zhungti)为为3个，个，故故M3,应取触发器的数目为应取触发器的数目为n2.取取00、01和和10分别分别(fnbi)对应对应S0、S

8、1和和S3,若选定的触发器为若选定的触发器为JK触发器，触发器，则其输出端的卡诺图为则其输出端的卡诺图为000100/001/0X01111000/010/000/010/1nnQQ01/ / YQQnn/2011分开分开(fn ki)的卡诺图的卡诺图为为nQ1nQ000 01111001000011Xn+1Q1nQ1nQ000 01111001000100XnQ1nQ000 0111100001000001Xn+1Q0YS0S1S20/01/01/00/00/0X/Y1/1第10页/共34页第十页，共34页。001110110111QQQXQQXQXQQXQQonn可得驱动可得驱动(q dn

9、)方程为方程为1010101KQXJXKXQJ输出输出(shch)方程为方程为1XQY 其对应的逻辑电路如图其对应的逻辑电路如图5.4.3所示所示1JC11KQQ1JC11KQQ1CPXY图5.4.3 例5.4.2的逻辑电路第11页/共34页第十一页，共34页。0001100/01/01/00/00/0X/Y1/1110/01/101QQ由状态转换图可知，此电路可以由状态转换图可知，此电路可以自启动。由于电路有输入信号，自启动。由于电路有输入信号，故为米利型时序故为米利型时序(sh x)逻辑电路逻辑电路。例例5.4.3 设计一个自动售货饮料机的逻辑电路。它的投币口每次只能投入一枚五设计一个自动

10、售货饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯(y bi)饮料；投入饮料；投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。解：设投币信号为输入变量解：设投币信号为输入变量A和和B，投入一枚一元硬币时为，投入一枚一元硬币时为A1.否则否则为为A0;投入一枚五角硬币时为投入一枚五角硬币时为B1,否则为否则为B0；输出为；输出为Y和和Z，给出，给出饮料为饮料为Y1,否则为否则为Y0;找回一枚五角硬币时为找回一枚五角硬币

11、时为Z1,否则为否则为Z0.第12页/共34页第十二页，共34页。设设S0为未投币电路的初始状态为未投币电路的初始状态(zhungti)，S1为投入五角硬币后的状为投入五角硬币后的状态态(zhungti)，S2为投入一元硬币（包括一枚一元硬币和两枚五角硬为投入一元硬币（包括一枚一元硬币和两枚五角硬币）后的状态币）后的状态(zhungti)。00S0/00S1/00011110S0/00S2/00/S0/00S0/10ABYZSn/1iS0S1S2S/S2/00S0/10S0/11对应的状态对应的状态(zhungti)转换图为转换图为S0S1S200/0001/0001/0001/10或10/1

12、110/10AB/XY00/0000/0010/00注：由于实际中不可能同时投入一枚一元硬币和五角硬币，故注：由于实际中不可能同时投入一枚一元硬币和五角硬币，故AB11的情的情况不出现，做约束项处理。况不出现，做约束项处理。第13页/共34页第十三页，共34页。则电路则电路(dinl)的次态的次态/输出的输出的卡诺图为卡诺图为nQ0nQ10001101100YZQQnn/101101110100/0001/0010/0001/0010/0000/0010/0000/1000/11AB / / / / / / /分解成触发器输出状态分解成触发器输出状态(zhungti)和输出端的卡诺图为和输出端

13、的卡诺图为nQ1nQ000 0111100001111000101100011nQABnQ1nQ000 0111100001111001010000010nQABnQ1nQ000 01111000011110000000111YABnQ1nQ000 01111000011110000000010ZAB第14页/共34页第十四页，共34页。BQQBAQQAQQBQBAQQnn01010010111驱动驱动(q dn)方程为方程为BQQBAQQDAQQBQBAQQDnn0101000101111输出输出(shch)方方程为程为AQZAQAQBQY1011根据驱动方程和输出方程可画出实现的逻辑电路，

14、如书根据驱动方程和输出方程可画出实现的逻辑电路，如书286图图5.4.17所示所示.第15页/共34页第十五页，共34页。00011000/0001/0001/0001/10或10/1110/10AB/XY00/0000/0010/001100/0001/1010/1101QQ注：当电路进入到无效状态注：当电路进入到无效状态11时，不能自动进入有效循环，故此时，不能自动进入有效循环，故此电路不能自启动。另外对于电路不能自启动。另外对于AB01或或AB10虽然能进入到有效虽然能进入到有效循环中，但收费结果是错的。故电路应加入异步置零端循环中，但收费结果是错的。故电路应加入异步置零端 将电路将电路

15、置为置为00状态。状态。DR第16页/共34页第十六页，共34页。 前一节的时序电路设计中，电路的自启动检查前一节的时序电路设计中，电路的自启动检查(jinch)是在最是在最后一步进行的，如果不能自启动，还要返回来从新修改设计。如果后一步进行的，如果不能自启动，还要返回来从新修改设计。如果在设计过程中能够考虑自启动的问题，就可以省略检查在设计过程中能够考虑自启动的问题，就可以省略检查(jinch)自自启动这一步骤了。启动这一步骤了。例例5.4.4 设计一七进制计数器，要求它能够设计一七进制计数器，要求它能够(nnggu)自启动。已知自启动。已知该计数器的状态转换图及状态编码如图该计数器的状态转

16、换图及状态编码如图5.4.4所示。所示。001100010101110111011/0/0/0/0/0/0/1321QQQ/C5.4.4 例5.4.4的状态转换图解：解：由所给的状态图得出电路由所给的状态图得出电路次态的卡诺图为次态的卡诺图为nQ10001111001101100001010011nnQQ32111110n+1Q1n+1Q2n+1Q3第17页/共34页第十七页，共34页。nQ100 01 11 10010110110n+1Q100 01 11 10010001111nQ100 01 11 1000011010011nQ2nQ3n+1Q2n+1Q3nQ1nQ2nQ3nQ3nQ2则

17、输出则输出(shch)端的状态方程为端的状态方程为21311232323211QQQQQQQQQQQnnn由于由于(yuy)进位信号是在进位信号是在011状态译出，故输出方程为状态译出，故输出方程为321QQQC 第18页/共34页第十八页，共34页。 在上述合并在上述合并1中，如果将项圈入，则当作中，如果将项圈入，则当作(dn zu)1处理；处理；否则作否则作0处理。这就是无形中给无效状态（）指定了次态。如果处理。这就是无形中给无效状态（）指定了次态。如果想电路自启动，必须是无效状态的次态应改为有效状态。想电路自启动，必须是无效状态的次态应改为有效状态。 前面所得的电路前面所得的电路(din

18、l)状态方程都是没包含，也就是将它取成状态方程都是没包含，也就是将它取成000,仍是无效状态，电路仍是无效状态，电路(dinl)则不会自启动。如果将取成有效则不会自启动。如果将取成有效状态则电路状态则电路(dinl)就会自启动。若修改就会自启动。若修改Q2n1的卡诺图如下的卡诺图如下00 011110010001111n+1Q2nQ1nQ2nQ3那么电路的状态方程改为那么电路的状态方程改为2133211232323211QQQQQQQQQQQQQnnn 若由若由JK触发器构成，则应将上述状态方程改写成触发器构成，则应将上述状态方程改写成JK触发器特触发器特性方程的标准形式，即性方程的标准形式，

19、即第19页/共34页第十九页，共34页。323233213212313222132112132132113232323211)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQnnn23231231312321321QKQJQKQQQQJQQKQQJ 根据驱动根据驱动(q dn)方程和输出方程可画出七进制计数器的逻辑电路如方程和输出方程可画出七进制计数器的逻辑电路如图图5.4.5所示。所示。第20页/共34页第二十页，共34页。1JC11KQQ1JC11KQQ1JC11KQQ=11CCP图5.4.5 例5.4.4的逻辑电路图00110001010111

20、0111011/0/0/0/0/0/0/1321QQQ/C000/0故电路故电路(dinl)可以自启可以自启动。动。注：修改输出端逻辑式注：修改输出端逻辑式时，也可以修改其它时，也可以修改其它(qt)两端，这视得到两端，这视得到的状态方程最简而定。的状态方程最简而定。第21页/共34页第二十一页，共34页。注意注意(zh y)：在无效状态不止一个的情况下，为保证电路能够自启：在无效状态不止一个的情况下，为保证电路能够自启动，必须使每个无效状态都能直接或间接地转为某一有效状态。动，必须使每个无效状态都能直接或间接地转为某一有效状态。解解：根据题目要求可得电路根据题目要求可得电路(dinl)的状态

21、转换图和电路的状态转换图和电路(dinl)次态的卡诺次态的卡诺图为图为010100001nQ10001111001100010 nnQQ32n+1Q1n+1Q2n+1Q3 001状态转换图次态卡诺图分解卡诺图，得出各输出端的卡诺图为分解卡诺图，得出各输出端的卡诺图为第22页/共34页第二十二页，共34页。nQ100 01111001100n+1Q1nQ100 0111100001010nQ2nQ3n+1Q3nQ3nQ200 01111001001n+1Q2nQ1nQ2nQ3213112311QQQQQQnnn按照按照(nzho)上式得到的状态上式得到的状态转换图为转换图为01010000100

22、0110011101111显然按照上面的状态方程设计显然按照上面的状态方程设计(shj)的电路是不能自启动的的电路是不能自启动的。第23页/共34页第二十三页，共34页。nQ100 01111001100n+1Q1nQ100 0111100001010nQ2nQ3n+1Q3nQ3nQ200 01111001001n+1Q2nQ1nQ2nQ3在化简状态方程的同时，每个无效在化简状态方程的同时，每个无效(wxio)的次态已经确定了，的次态已经确定了，其卡诺图变成：其卡诺图变成：nQ10001111001100010nnQQ32n+1Q1n+1Q2n+1Q3001000101110111011第24

23、页/共34页第二十四页，共34页。 为了保持移位寄存器内部结构不变，应只修改第一位触发为了保持移位寄存器内部结构不变，应只修改第一位触发器的输入，故通过修改每个无效的器的输入，故通过修改每个无效的Q1的次态，使它们的次态，使它们(t men)的次态进入到有效状态。的次态进入到有效状态。Q1n1的卡诺图修改的卡诺图修改(xigi)为为nQ100 01111001100n+1Q1nQ2nQ3则电路的次态的卡诺图变为则电路的次态的卡诺图变为nQ10001111001100010nnQQ32n+1Q1n+1Q2n+1Q3001100001010011011第25页/共34页第二十五页，共34页。213

24、1122111QQQQQQQnnn若用若用D触发器实现这个触发器实现这个(zh ge)计数器，其驱动方程计数器，其驱动方程为为213311222121111QQDQQDQQQQQDnnn根据根据(gnj)上式画出的逻辑电路如图上式画出的逻辑电路如图5.4.6所示所示1DC1QQ1DC1QQ1DC1QQCP图5.4.6 例5.4.5的逻辑图1Q1Q2Q3第26页/共34页第二十六页，共34页。 由于异步时序电路中的触发器不是同时动作的，所以在设计由于异步时序电路中的触发器不是同时动作的，所以在设计(shj)异步时序电路时除了需要完成设计异步时序电路时除了需要完成设计(shj)同步时序电路所需同步

25、时序电路所需步骤外，还要为每个触发器选定合适的时钟信号。步骤外，还要为每个触发器选定合适的时钟信号。例例5.4.6 试设计一个试设计一个8421编码编码(bin m)的异步十进制减法计数器，并要的异步十进制减法计数器，并要求所设计的电路能自启动。求所设计的电路能自启动。解解：根据题意根据题意8421编码地异步十进制减法计数器的状态转换表及状态转换图编码地异步十进制减法计数器的状态转换表及状态转换图为为电路状态等效十进制数借位输出3Q2Q1Q0QB00000001320040501000060070000800190001001计数脉冲顺序0123456789101011000010111101

26、1111000000000100110000111011001010011010000100001Q3Q2Q1Q0/B/0/0/0/0/0/0/0/0/0/1S0S9S8S7S6S5S4S3S2S1第27页/共34页第二十七页，共34页。 若选定触发器的类型为若选定触发器的类型为JK触发器，则需选定各个触发器的时钟信号触发器，则需选定各个触发器的时钟信号(xnho)。为触发器挑选时钟信号。为触发器挑选时钟信号(xnho)的原则为：的原则为：1.触发器的状态应该翻转触发器的状态应该翻转时必须有时钟信号时必须有时钟信号(xnho)发生（上升沿或下降沿）；发生（上升沿或下降沿）；2.触发器的状态不应

27、翻触发器的状态不应翻转时，转时，“多余的多余的”时钟信号时钟信号(xnho)越少越好，有利于触发器状态方程和驱动方越少越好，有利于触发器状态方程和驱动方程的化简。程的化简。由状态由状态(zhungti)转换图画转换图画出电路的时序图为出电路的时序图为tCP00Q0Q30Q1Q200tttt0tB由时序图可得，第一个触发由时序图可得，第一个触发器器FF1的时钟是和计数脉冲的时钟是和计数脉冲CP相联；第二个触发器实在相联；第二个触发器实在Q0上升沿翻转，故对于下降上升沿翻转，故对于下降沿翻转的沿翻转的JK触发器，其时钟触发器，其时钟CP1应接在应接在 ；同理第三个；同理第三个触发器的触发器的CP2应接在应接在 ；第；第四个触发器应与四个触发器应与 相接。相接。0Q1Q0Q第28页/共34页第二十八页，共34页。nQ0nQ1000110110nQ2nQ300111011001000000100001001101000110010101111000 / / / / / /10111213nnnnQQQQ分解成各输出分解成各输出(shch)端次态卡诺端次态卡诺图为图为nQ3nQ2nQ1nQ000 01 1110000111100112nQnQ3nQ2nQ1nQ000 011110000111101000013nQnQ3nQ2nQ1nQ000 01 11100