第二章2.5-2.6

1、第2章 TMS320C54x的结构原理2.6 2.6 中断系统中断系统相关概念：相关概念： 中断中断 计算机在执行某一程序的过程中计算机在执行某一程序的过程中(A程序程序)，由，由于计算机系统内、外的某种原因，而必须于计算机系统内、外的某种原因，而必须中止原程中止原程序的执行序的执行，转去执行相应的处理程序，转去执行相应的处理程序(B程序程序)，待，待处理结束之后，再回来继续执行被中止的原程序。处理结束之后，再回来继续执行被中止的原程序。(1)中断服务程序中断服务程序其中，其中，A程序我们称为主程序，程序我们称为主程序，B程序称为中程序称为中断服务程序，即执行中断源所要求执行的程序。断服务程序

2、，即执行中断源所要求执行的程序。第2章 TMS320C54x的结构原理 中断的作用中断的作用 （1）可以解决）可以解决CPU与外设之间速度匹配的与外设之间速度匹配的问题。问题。 （2）使用中断方式，可允许多个外围设备）使用中断方式，可允许多个外围设备与与CPU同时工作，实现分时操作，大大提高计算同时工作，实现分时操作，大大提高计算机的利用率。机的利用率。 （3）中断技术使）中断技术使CPU具有处理设备故障等具有处理设备故障等突发事件的能力，提高计算机系统本身的可靠性。突发事件的能力，提高计算机系统本身的可靠性。第2章 TMS320C54x的结构原理程序指令程序指令INTRINTRTRAPTRA

3、PRESET RESET 中断来源中断来源软件驱动软件驱动硬件驱动硬件驱动受外部中断口信号触受外部中断口信号触发的外部硬件中断发的外部硬件中断受片内外设信号触发受片内外设信号触发的内部硬件中断的内部硬件中断第2章 TMS320C54x的结构原理可屏蔽中断可屏蔽中断非屏蔽中断非屏蔽中断中断中断可以用软件可以用软件屏蔽或开放屏蔽或开放C54xC54x总是响应所总是响应所有软件中断，两有软件中断，两个外部硬件中断个外部硬件中断RSRS、NMINMI。第2章 TMS320C54x的结构原理 中断屏蔽寄存器IMR（5402）第2章 TMS320C54x的结构原理 中断标志寄存器IFR（5402）系统复位

4、时，系统复位时，IFR=0000h，即所有中断标志被清除。，即所有中断标志被清除。第2章 TMS320C54x的结构原理例如：开放定时器例如：开放定时器0中断中断 1）将中断标志寄存器）将中断标志寄存器IFR中的中的TINT0位置位置1，清除尚，清除尚未处理完的定时器中断。未处理完的定时器中断。2）将中断屏蔽寄存器）将中断屏蔽寄存器IMR中的中的TINT0位置位置1，开放定，开放定时中断。时中断。3）将）将ST1中的中的INTM位清位清0，从整体上开放中断。，从整体上开放中断。STM #0008hSTM #0008h，IFR IFR ；清除尚未处理完的定时中断；清除尚未处理完的定时中断STM

5、#0008hSTM #0008h，IMR IMR ；开放定时中断；开放定时中断RSBX INTM RSBX INTM ；开放中断（状态寄存器；开放中断（状态寄存器ST1ST1的的INTMINTM位复位）位复位）提问：开放外部中断提问：开放外部中断int0第2章 TMS320C54x的结构原理 中断处理过程中断处理过程（1 1）中断请求中断请求（2 2）应答中断）应答中断 （3 3）执行中断服务程序）执行中断服务程序第2章 TMS320C54x的结构原理 第2章 TMS320C54x的结构原理 INTR：该指令允许执行任何一个中断服务程序。：该指令允许执行任何一个中断服务程序。指令操作数（指令操

6、作数（K中断号）表示中断号）表示CPU分支转移到哪个分支转移到哪个中断向量地址。表中断向量地址。表2-39列出了用于指向每个中断向列出了用于指向每个中断向量位置的操作数量位置的操作数K。当应答。当应答INTR中断时，中断时，ST1寄存寄存器的器的INTM被置为被置为1用以禁止可屏蔽中断。用以禁止可屏蔽中断。 TRAP：该指令执行的功能与：该指令执行的功能与INTR指令一致，但指令一致，但不用设置不用设置INTM位。位。 RESET：该指令执行一个非屏蔽软件复位。：该指令执行一个非屏蔽软件复位。RESET指令影响指令影响ST0和和ST1寄存器，寄存器，INTM位被置位被置为为1用以禁止可屏蔽中断

7、，但是不会影响用以禁止可屏蔽中断，但是不会影响PMST寄寄存器。存器。第2章 TMS320C54x的结构原理（2 2）应答中断）应答中断 对于非可屏蔽中断，对于非可屏蔽中断，CPU立即响应。立即响应。 对于可屏蔽中断，只有满足以下条件才能对于可屏蔽中断，只有满足以下条件才能响应：响应：(1) 优先级别最高。优先级别最高。P95表表(2) ST1中的中的INTM位为位为0，允许可屏蔽中断。，允许可屏蔽中断。(3) IMR中的相应位为中的相应位为1，允许可屏蔽中断。，允许可屏蔽中断。第2章 TMS320C54x的结构原理已知定时器已知定时器0 0发生中断申请，问是否响应？发生中断申请，问是否响应？

8、已知此时已知此时IMR=0008hIMR=0008h，INTM=1INTM=1RSBX INTMRSBX INTM已知定时器已知定时器0 0和外部中断口和外部中断口1 1（优先级高）同（优先级高）同时发生中断申请，问响应哪个中断？时发生中断申请，问响应哪个中断？已知此时已知此时IMR=0008hIMR=0008h，INTM=0INTM=0STM #000AhSTM #000Ah，IMRIMR第2章 TMS320C54x的结构原理（3 3）执行中断服务程序）执行中断服务程序 应答中断之后，CPU将执行下列操作：(1)将将PC值值(即返回地址即返回地址)压入堆栈。压入堆栈。(2)将中断向量的地址装

9、入将中断向量的地址装入PC；将程序引导至中断；将程序引导至中断服务程序服务程序ISR。(3)现场保护，将某些要保护的寄存器和变量压入堆现场保护，将某些要保护的寄存器和变量压入堆栈。（栈。（ ISR内部指令完成）内部指令完成）(4)执行中断服务程序执行中断服务程序ISR。（。（ ISR内部指令完成）内部指令完成）(5)恢复现场，以逆序将所保护的寄存器和变量弹出恢复现场，以逆序将所保护的寄存器和变量弹出堆栈。（堆栈。（ ISR内部指令完成）内部指令完成）(6)中断返回，从堆栈弹出返回地址加载到中断返回，从堆栈弹出返回地址加载到PC。（ RET指令完成）指令完成）(7)继续执行被中断的主程序。继续执

10、行被中断的主程序。第2章 TMS320C54x的结构原理 中断向量地址中断向量地址 TMS320C54x给每个中断源都分配有一个确定给每个中断源都分配有一个确定的中断向量偏移地址，的中断向量偏移地址，中断向量地址是由中断向量地址是由PMST寄存器中的中断向量指针寄存器中的中断向量指针IPTR(9位位)和中和中断向量偏移地址（断向量偏移地址（=中断号左移两位）中断号左移两位）(7位位)所所组成。组成。IPTR0 0000 00010150140130120向量位地址0110100908017160504C130201008INT48H(INT2)已知外部中断已知外部中断0的中断号为的中断号为16

11、，且，且IPTR=0 0001 0000，问外部中断，问外部中断0的中断向量地址；若之后系的中断向量地址；若之后系统硬件复位，问外部中断统硬件复位，问外部中断0的中断向量地址。的中断向量地址。保存中断上下文保存中断上下文当执行一个中断服务程序时，有些寄存器必须保存在堆栈中。当执行一个中断服务程序时，有些寄存器必须保存在堆栈中。当程序从当程序从ISRISR返回时，用户软件代码必须恢复这些寄存器的上返回时，用户软件代码必须恢复这些寄存器的上下文。只要堆栈不超出存储器空间，那么用户就可以管理堆栈。下文。只要堆栈不超出存储器空间，那么用户就可以管理堆栈。当保存和恢复上下文时，应该考虑如下几点：当保存和

12、恢复上下文时，应该考虑如下几点：当使用堆栈保存上下文时，必须按相反的方向执行恢复。当使用堆栈保存上下文时，必须按相反的方向执行恢复。在恢复在恢复ST1ST1寄存器的寄存器的BRAFBRAF位之前，应该恢复位之前，应该恢复BRCBRC位。如果没有位。如果没有按照这个顺序操作，那么若按照这个顺序操作，那么若BRC=0BRC=0，则，则BRAFBRAF位被清除。位被清除。中断等待时间中断等待时间 执行一个中断之前，执行一个中断之前，C54x DSP要完成流水线中除了处于预取要完成流水线中除了处于预取指和取指阶段指令的所有指令。指和取指阶段指令的所有指令。 第2章 TMS320C54x的结构原理图图2

13、-39 中断操作流程图（课本有误）中断操作流程图（课本有误）是否是可屏蔽中断 ？接收中断请求响应中断，产生IACK信号是INTM0 ?是IMR 屏蔽位1 ?是硬件中断或INTR指令 ？否否否否现场保护执行中断服务程序ISR现场恢复中断返回INTM1是PCINT_2：RETEPCSTACK第2章 TMS320C54x的结构原理 中断寄存器IMR、IFR 如何开放某个中断源的中断（定时器） 中断处理的过程接收中断（IFR）应答中断（可屏蔽应答条件/不可屏蔽）执行中断服务程序（过程、中断向量地址的计算）第2章 TMS320C54x的结构原理第2章 TMS320C54x的结构原理2.5 片内外设 “片

14、内外设片内外设”是芯片内部用于与外部设备连是芯片内部用于与外部设备连接的接口电路。接的接口电路。 所有C54x的CPU结构及功能完全相同，但是片内的外设配置多少不同。完整的片内外设配置包括通用I/O引脚、定时器、时钟发生器、主机接口、软件可编程等待状态发生器、串行通信接口和可编程存储器切换逻辑等。第2章 TMS320C54x的结构原理2.5.1通用通用I/OI/O口口 XF可以用于与外部接口器件的衔接信号，可以用于与外部接口器件的衔接信号，XF信号可以由软件控制。信号可以由软件控制。 BIO用于监视外部接口器件的状态。可以用于监视外部接口器件的状态。可以根据根据 BIO引脚的状态（即外围设备的

15、状态）引脚的状态（即外围设备的状态）有条件的跳转，以替代中断。有条件的跳转，以替代中断。SSBX XFSSBX XF RSBX XFRSBX XFXFXF发信号发信号BIO收信号收信号 XC 2XC 2，BIOBIO 外部标志输出引脚外部标志输出引脚跳转控制输入引脚跳转控制输入引脚第2章 TMS320C54x的结构原理2.5.2定时器定时器 作用：准确控制时间。作用：准确控制时间。分类：分类：1) 软件定时软件定时2) 硬件定时硬件定时3) 可编程定时器定时可编程定时器定时这种定时方法是通过对时钟脉冲的这种定时方法是通过对时钟脉冲的计数计数来实现的。计数来实现的。计数值通过程序设定，改变值通过

16、程序设定，改变计数值计数值，也就改变了定时时间，使用，也就改变了定时时间，使用既灵活又方便。既灵活又方便。第2章 TMS320C54x的结构原理定时器逻辑框图定时器逻辑框图定时周期定时周期寄存器寄存器定时寄存定时寄存器器定时控制定时控制寄存器寄存器TCR 定时器的基本定时周期定时器的基本定时周期T可由下式计算：可由下式计算： T=CLKOUT*(TDDR+1)*(PRD+1) 主定时主定时模块模块预分频预分频器模块器模块第2章 TMS320C54x的结构原理保留保留15 12soft11free10PSC9 6TRB5TDDR3 0TSS4定 时 器 重定 时 器 重新 加 载 控新 加 载

17、控制位制位，为，为1加载加载定时器停定时器停止位，止位，为为0 启 动 定启 动 定时器，为时器，为1停止停止定时定时器分器分频数频数预分频计数预分频计数器 ，器 ， 减 到减 到 0从从TDDR加加载载PSC为为free soft00立即停立即停01减到减到0停停1x继续运行继续运行定时器寄存器（定时器寄存器（TIMTIM）定时器周期寄存器（定时器周期寄存器（PRDPRD）定时器控制器寄存器（定时器控制器寄存器（TCRTCR）主要主要部件部件TCRTCR中的控制位和状态位中的控制位和状态位减减1计数器计数器存 放存 放定 时定 时时 间时 间常常 数数第2章 TMS320C54x的结构原理

18、定时器的初始化定时器的初始化PRD-TIM；TDDR（4b）-PSC（不能使用（不能使用LD加载）加载）1 1）TCRTCR中的中的TSSTSS位置位置1 1，关闭定时器。（，关闭定时器。（TCRTCR中的位中的位一般无法使用指令置位或复位，而是使用一般无法使用指令置位或复位，而是使用STMSTM指令加载指令加载）2 2）装入）装入TIMTIM初值。初值。3 3）装入）装入PRDPRD初值。初值。4 4）重新加载）重新加载TCRTCR。使使TDDRTDDR初始化初始化TRBTRB位置位置1 1（课本有误）（课本有误）令令TSSTSS位为位为0 0第2章 TMS320C54x的结构原理 STM#

19、0010H，TCR STM#0100H，TIM STM#0100H，PRD STM#0C20H，TCR 定时器的基本定时周期定时器的基本定时周期T可由下式计算：可由下式计算： T=CLKOUT*(TDDR+1)*(PRD+1) 指令执行后，定时器的基本定时周期指令执行后，定时器的基本定时周期T= ，已知，已知TCLKOUT=s1第2章 TMS320C54x的结构原理利用定时器中断，在利用定时器中断，在XF端输出占空比为端输出占空比为50%的方波。的方波。开放定时中断开放定时中断1）将中断标志寄存器）将中断标志寄存器IFR中的中的TINT位置位置1，清除尚，清除尚未处理完的定时器中断。未处理完的

20、定时器中断。2）将中断屏蔽寄存器）将中断屏蔽寄存器IMR中的中的TINT位置位置1，开放定，开放定时中断。时中断。3）将）将ST1中的中的INTM位清位清0，从整体上开放中断。，从整体上开放中断。第2章 TMS320C54x的结构原理 定时器工作原理u定时周期的计算公式T=CLKOUT*(TDDR+1)*(PRD+1) TCR各个位的作用u进行定时器的初始化（TCR、PRD）u开放定时中断（IFR、IMR、INTM）第2章 TMS320C54x的结构原理2.5.3 时钟发生器时钟发生器X1X2/CLKINC1C2两种参考时钟输入方式两种参考时钟输入方式内部振荡器内部振荡器外部时钟外部时钟作用作

21、用为为C54x提供时提供时钟信号钟信号组成组成内部振荡器内部振荡器锁相环（锁相环（PLL）X1X2/CLKIN不连接外部时钟信号第2章 TMS320C54x的结构原理时钟频率时钟频率 晶体振荡频率晶体振荡频率外部时钟频率外部时钟频率CLKINCLKIN? ?内部内部PLLPLL功能功能倍频和信号提纯倍频和信号提纯CPUCPU时钟频率时钟频率CLKOUT等于外部时钟等于外部时钟源或内部振荡源或内部振荡频率乘以系数频率乘以系数N（PLL）第2章 TMS320C54x的结构原理配置配置PLL（确定倍频系数（确定倍频系数N） 硬件配置硬件配置(如TMS320C541、C542、C543、C546) 软

22、件配置软件配置(如TMS320C545A、C546A和C548) 通过软件对时钟工作方式寄存器时钟工作方式寄存器CLKMD编程（更灵活），可以选用以下两种时钟方式中的一种：（1）PLL方式（倍频模式）。方式（倍频模式）。输入时钟(CLKIN)乘以0.2515共31个系数中的一个系数。这是靠PLL电路来完成的。（2）DIV方式（分频模式）。方式（分频模式）。输入时钟(CLKIN)除以2或4。当采用DIV方式时，所有的模拟电路，包括PLL电路都关断，以使功耗最小。第2章 TMS320C54x的结构原理时钟工作方式寄存器时钟工作方式寄存器(CLKMD)(CLKMD)P52P52作用作用用来定义用来定

23、义PLL时钟模块中的时钟模块中的时钟配置时钟配置PLLMUL15 12PLLDIV2PLLCOUNT11PLLON/OFF10 3PLLNDIV10PLLSTATUS时钟发生时钟发生器选择位器选择位乘数乘数除数除数计数器计数器通通/ /断位断位工作状工作状态位态位（只读）（只读）每每16个时钟减个时钟减1控制控制PLL通断通断第2章 TMS320C54x的结构原理PLLMUL 4奇数110.2515X011501（PLLMUL1）20或偶数11PLLMUL1014010.5014X0乘系数PLLMULPLLDIVPLLNDIVPLL系数系数表表2-162-16第2章 TMS320C54x的结构

24、原理 什么是什么是PLL牵引时间牵引时间 当改变当改变PLL倍频系数时，由于环路需要调整时间，倍频系数时，由于环路需要调整时间，这期间这期间PLL输出的频率是不稳定的，因此输出的频率是不稳定的，因此在此期在此期间间PLL不能给器件输出时钟不能给器件输出时钟，这段时间就是频率，这段时间就是频率牵引时间。牵引时间。 PLL锁定定时器锁定定时器是一个计数器，从寄存器是一个计数器，从寄存器CLKMD的的PLLCOUNT位加载数据并减到位加载数据并减到0，该，该定时器能加载的值为定时器能加载的值为0255，输入的时钟频率为，输入的时钟频率为CLK信号的信号的1/16，因此，可以产生的牵引延迟时，因此，可

25、以产生的牵引延迟时间为间为0（25516CLKIN周期周期 ）。）。第2章 TMS320C54x的结构原理第2章 TMS320C54x的结构原理设计举例设计举例 如果要从如果要从DIVDIV方式转到方式转到PLLPLL3 3方式，已知方式，已知CLKINCLKIN的频率为的频率为13MHz13MHz，PLLCOUNT=41PLLCOUNT=41（十进制（十进制数），只要在程序中加入如下指令即可：数），只要在程序中加入如下指令即可： STM #0010 0STM #0010 0001001 01000100 1 11 11 11 b1 b，CLKMDCLKMD 其中，其中，PLLMUL=0010

26、PLLMUL=0010，PLLDIV=0PLLDIV=0，PLLNDIV=1PLLNDIV=1，故由表故由表2-162-16可得乘系数为可得乘系数为3 3；由表；由表2-152-15知知PLLCOUNT=00101001PLLCOUNT=00101001，十进制计数值为，十进制计数值为4141。第2章 TMS320C54x的结构原理把时钟模式从把时钟模式从PLL3(3倍频倍频)模式切换到模式切换到2分频模式。分频模式。 STM#0b，CLKMD ;切换到切换到DIV模式。模式。TstStatus：LDM CLKMD，A AND#01b，A ;测试测试STATUS位。位。 BC TstStatu

27、s，ANEQ STM#0b，CLKMD把时钟从把时钟从PLLX模式切换到模式切换到PLLXl模式。模式。 STM#0b，CLKMD TstStatus：LDM CLKMD，A AND #01b，A BC TstStatus，ANEQ STM#0000 0011 1110 1111b，CLKMD ；切；切换到换到PLLXl模式。模式。第2章 TMS320C54x的结构原理 使用使用IDLE指令时应考虑的问题指令时应考虑的问题 TMS320C54x器件有四种节电模式，通过执行器件有四种节电模式，通过执行IDLE1、IDLE2和和IDLE3三条指令，或使三条指令，或使hold信信号为低电平，可使处理

28、器进入不同的节电模式号为低电平，可使处理器进入不同的节电模式（使（使CPU或外设等暂停工作）。或外设等暂停工作）。 工作在工作在DIV模式和禁止模式和禁止PLL时，时钟发生器的功时，时钟发生器的功耗很小。因此，在需要降低功耗时，要切换到耗很小。因此，在需要降低功耗时，要切换到DIV模式并禁止模式并禁止PLL，然后使用，然后使用IDLE1、IDLE2或或IDLE3指令。指令。第2章 TMS320C54x的结构原理 STM#0b，CLKMD Tst：LDM CLKMD，A AND #01b，A BC Tst，ANEQ STM #0100 1001 1110 0111b，CLKMD编程实现：把时钟从

29、编程实现：把时钟从PLL*X模式切换到模式切换到PLL*2.5模式，模式，假设牵引时间假设牵引时间PLLCOUNT= 60。第2章 TMS320C54x的结构原理 2.5.4 软件可编程待状态发生器 当希望当希望TMS320C54x与外部慢速器件相与外部慢速器件相互接口时，必须要有等待状态。在互接口时，必须要有等待状态。在CPU读读/写写外部存储器或端口时，通过增加等待状态，可外部存储器或端口时，通过增加等待状态，可以加长以加长CPU等待响应的时间。具体地说，对每等待响应的时间。具体地说，对每个等待状态，个等待状态，CPU等待一个附加的周期等待一个附加的周期(一个一个CLKOUT周期周期)。第

30、2章 TMS320C54x的结构原理 TMS320C54x有两种可选择的等待状态：有两种可选择的等待状态： 软件可编程等待状态发生器。利用它软件可编程等待状态发生器。利用它能够产生能够产生07个等待状态。受到个等待状态。受到软件等待状态软件等待状态寄存器寄存器(SWWSR)的控制。将程序空间和数据的控制。将程序空间和数据空间分成两个空间分成两个32 K字块，字块，I/O空间由一个空间由一个64 K字块组成。这字块组成。这5个字块个字块空间在空间在SWWSR中都相中都相应地有一个应地有一个3位字段位字段，用来定义各个空间插入，用来定义各个空间插入等待状态的数目。等待状态的数目。 READY信号（

31、引脚）。利用该信号信号（引脚）。利用该信号能够由外部控制产生任何数量的等待状态。能够由外部控制产生任何数量的等待状态。 READY信号由外部慢速设备驱动控制，对信号由外部慢速设备驱动控制，对DSP来说是输入信号。来说是输入信号。第2章 TMS320C54x的结构原理第2章 TMS320C54x的结构原理 2.5.5 存储器组切换逻辑存储器组切换逻辑第2章 TMS320C54x的结构原理第2章 TMS320C54x的结构原理 2.5.6 HPI接口接口 TMS320C54x片内都有一个主机接口（片内都有一个主机接口（HPI）。）。HPI是一个是一个8位并行口，用来与外部主设备或主处位并行口，用来

32、与外部主设备或主处理器通信的接口。理器通信的接口。 外部主机是外部主机是HPI的主控者，它可以通过的主控者，它可以通过HPI直接访直接访问问DSP的存储空间（的存储空间（2K字）字）。C54x和主机处理和主机处理器都可访到的器都可访到的54x片内存储器，并且可在片内存储器，并且可在54x和主和主机处理器之间进行交换信息。机处理器之间进行交换信息。第2章 TMS320C54x的结构原理 H P I 存 储 器 （存 储 器 （ D A R A M ） ：） ： H P I R A M 主 要 用 于主 要 用 于TMS320C54x与主机之间传送数据，也可以用作通用的双与主机之间传送数据，也可以

33、用作通用的双寻址数据寻址数据RAM或程序或程序RAM。HPI地址寄存器（地址寄存器（HPIA）：它）：它只能由主机对其直接访问只能由主机对其直接访问，寄存器中存放当前寻址的存储单元的地址。寄存器中存放当前寻址的存储单元的地址。HPI数据锁存器（数据锁存器（HPID）：它也）：它也只能由主机对其直接访只能由主机对其直接访问问。如果当前进行的是读操作，则。如果当前进行的是读操作，则HPID中存放的是从中存放的是从HPI存储器中读出的数据；如果当前进行的是写操作，则存储器中读出的数据；如果当前进行的是写操作，则HPID中存放的是将写到中存放的是将写到HPI存储器中的数据。存储器中的数据。HPI控制寄

34、存器（控制寄存器（HPIC）：）：TMS320C54x和主机都能对和主机都能对它直接访问，它映像在它直接访问，它映像在TMS320C54x数据存储器的地址为数据存储器的地址为002CH。HPI控制逻辑：用于处理控制逻辑：用于处理HPI与主机之间的接口信号。与主机之间的接口信号。第2章 TMS320C54x的结构原理 2.5.7 串行接口串行接口 TMS320C54x具有高速、全双工串行口，可以具有高速、全双工串行口，可以与串行设备直接通信，也可用于多处理器系统与串行设备直接通信，也可用于多处理器系统中处理器之间的通信。中处理器之间的通信。 配置配置: 芯片不同串口配置也不尽相同。芯片不同串口配

35、置也不尽相同。 访问访问: 串行接口一般通过中断来实现与核心串行接口一般通过中断来实现与核心CPU的同步。的同步。 功能功能: 串行接口可以用来与串行外部器件相连，串行接口可以用来与串行外部器件相连，如编码解码器、串行如编码解码器、串行A/D或或D/A以及其他串行以及其他串行设备。设备。 第2章 TMS320C54x的结构原理 所谓串行通信，就是发送器将并行数据逐位移所谓串行通信，就是发送器将并行数据逐位移出成为串行数据流，接收器将串行数据流以一出成为串行数据流，接收器将串行数据流以一定的时序和一定的格式呈现在连接收定的时序和一定的格式呈现在连接收/发器的发器的数据线上。数据线上。 TMS32

36、0C54x有四种类型的串行口：标准同步有四种类型的串行口：标准同步串行口串行口(SP)、缓冲串行口、缓冲串行口(BSP)、多路缓冲串、多路缓冲串口口(McBSP)和时分多路串行口和时分多路串行口(TDM)。 当缓冲串行口和时分多路串行口工作在标当缓冲串行口和时分多路串行口工作在标准方式时，它们的功能与标准串行口相同准方式时，它们的功能与标准串行口相同 第2章 TMS320C54x的结构原理标标准准同同步步串串口口SPI组成：组成：引脚：引脚：6个外部引脚，个外部引脚，接收时钟引脚接收时钟引脚CLKR发送时钟引脚发送时钟引脚CLKX串行接收数据引脚串行接收数据引脚DR串行发送数据引脚串行发送数据

37、引脚DX接收帧同步信号接收帧同步信号FSR引脚引脚发送帧同步信号发送帧同步信号FSX引脚引脚寄存器寄存器(16位位) ) ：数据接收寄存器数据接收寄存器 DRR数据发送寄存器数据发送寄存器DXR接收移位寄存器接收移位寄存器RSR发送移位寄存器发送移位寄存器XSR串口控制寄存器串口控制寄存器SPCSPC 第2章 TMS320C54x的结构原理 标准同步串行口标准同步串行口(SPI(SPI，Serial Port Interface)Serial Port Interface)：可实现数：可实现数据的同步发送和接收，能完成据的同步发送和接收，能完成8 8位字节或位字节或1616位字的串行通信。位字的串行通信。 缓冲串行口缓冲串行口(BSP(BSP，Buffered Serial Port)Buffered Serial Port)：在标准同步串行：在标准同步串行口的基础上