电工电子技术第三版 叶淬dg10

1、电工电子技术电工电子技术首首 页页电工电子技术电工电子技术首首 页页 了解基本触发器的功能及其分析方法；熟悉RS触发器、D触发器、JK触发器、T触发器等的工作原理及逻辑功能，理解触发器的的记忆作用，掌握各种触发器功能的四种描述方法；熟悉时序逻辑电路的基本分析方法和步骤；理解同步、异步时序逻辑电路的特点；掌握计数器、寄存器的概念和功能，熟悉它们的分析方法。 电工电子技术电工电子技术首首 页页10.1 触发器触发器 时序逻辑电路与组合逻辑电路并驾齐驱，是数字电路两大重要分支之一。时序逻辑电路的显著特点是：电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路原来的状态有关。因此，时序电路必须

2、含有具有记忆功能的存储器件。 门电路是组合逻辑电路的基本单元，时序逻辑电路的基本单元则是我们本章要重点介绍的触发器。触发器具有记忆功能，可用来保存二进制信息。 由于触发器是时序逻辑电路的基本单元，因此它在时序逻辑电路中必不可少，有些类型的时序逻辑电路除了触发器，还含有一些组合逻辑门。本章介绍的计数器、寄存器与移位寄存器是时序逻辑电路的具体应用。电工电子技术电工电子技术首首 页页 触发器是可以记忆1位二值信号的逻辑电路部件。根据逻辑功能的不同，触发器可以分为RS触发器、JK触发器、D触发器、T和T触发器。 基本RS触发器是任何结构复杂的触发器必须包含的一个最基础的组成单元，它可以由两个与非门或两

3、个或非门交叉连接构成。例如由两个与非门构成的RS触发器：1. 基本RS触发器RS门1门2正常情况下，两个输出端子应保持状态。一对互非的输入端子字母上面横杠表示触发器的两个稳定状态：输出端Q=1时，触发器为 态；输出端Q=0时，触发器处 态。电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理RS门1门2次态Q n+1=0, Q n+1=1 现态有0出1全1出0现态次态Q n+1=0, Q n+1=1 触发器状态由1变为0，置0功能！触发器状态不变，仍为置0功能！1基本的RS触发器的两个与非门通过反馈线交叉组合在一起。只要两个输入端状态不同且输入端R= ，无论输出现态如何，次态总是为

4、 ，因此通常把R称作。电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理RS门1门2次态Q n+1=1, Q n+1=0 现态有0出1全1出0现态次态Q n+1=1, Q n+1=0 触发器状态由 变为 ，置1功能！触发器状态不变，仍为置1功能！2只要基本RS触发器的两个输入端状态不同且输入端S= 处低电平有效态，无论输出现态如何，次态总是为 ，因此通常把S称作。电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理RS门1门2次态Q n+1=0, Q n+1=1 现态全1出0有0出1现态次态Q n+1=1, Q n+1=0 触发器状态不变，保持功能！触发器状态不变，保

5、持功能！3当基本RS触发器的两输入端状态相同均为 时，都处无效状态。输出不会发生改变，继续保持原来的状态。因此在两个输入端同时为高电平时触发器起。全1出0有0出1电工电子技术电工电子技术首首 页页(1)基本RS触发器的工作原理RS门1门2次态Q n+1=1, Q n+1=1 现态有0出1 触发器的两个互非输出端出现相同的逻辑混乱情况，显然这是触发器正常工作条件下不允许发生的，因此必须加以防范。4当基本RS触发器的两输入状态相同均为 时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为 的状态称为，电路正常工作时不允许此情况发生。有0出1电工电子技术电工电子技术首首

6、页页(2)基本RS触发器逻辑功能的描述 触发器的逻辑功能通常可用特征方程、状态图、真值表和波形图进行描述。 特征方程S + R= 1(约束条件) 由于基本RS触发器不允许输入同时为低电平，所以加一约束条件。Q n+1 = S + R Q n 状态图1 0SR触发器的“ ”态触发器的“ ”态0 1SR1SR1RS 状态图可直观反映出触发器状态转换条件与状态转换结果之间的关系，是时序逻辑电路分析中的重要工具之一。电工电子技术电工电子技术首首 页页 功能真值表 功能真值表以表格的形式反映了触发器从现态Qn向次态Qn+1转移的规律。这种方法很适合在时序逻辑电路的分析中使用。0 0 0禁止态禁止态0 0

7、 1禁止态禁止态0 1 0 “置置0”0 1 1 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 电工电子技术电工电子技术首首 页页 时序波形图 反映触发器输入信号取值和状态之间对应关系的线段图形称为。置置0RS保持保持QQ电工电子技术电工电子技术首首 页页 在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。常用的集成RS触发器芯片有74LS279和CC4044等。下图为它们的管脚排列图：基本RS触发器的逻辑电路图符号 16 15 14 13 12 11 10 974LS279 1 2 3 4

8、 5 6 7 8VCC 4S 4R 4Q 3SA 3SB 3R 3Q1R 1 SA 1SB 1Q 2R 2S 2Q GND 16 15 14 13 12 11 10 9CC4044 1 2 3 4 5 6 7 8VDD 4S 4R 1Q 2R 2S 3Q 2Q4Q NC 1S 1R EN 1R 1S VSSQ Q电工电子技术电工电子技术首首 页页 具有时钟脉冲控制端的RS触发器称为钟控RS触发器，也称同步RS触发器。钟控RS触发器的状态变化不仅取决于输入信号的变化，还受时钟脉冲CP的控制。2. 钟控RS触发器(1)钟控RS触发器的结构组成及工作原理门2门1门1和门2构成基本的RS触发器SDRD

9、门3门4直接置“ ”端直接置“ ”端门3和门4构成RS引导触发器置“ ”输入端有效置“ ”输入端有效 CP端子称为时钟脉冲控制端。CP=0时无论RS 何态，触发器均保持原态；CP=1时触发器输出状态由R和S状态决定。电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理当时钟脉冲CP= 时的情况：1 设触发器现态Qn=0，Qn=1。正常情况下，直接置0、置1端悬空为“ ”。门2门1SDRD门3门4RSQQ门3和门4因CP=0而有0出1门1有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态不变，保持功能！电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理当时钟脉冲CP

10、= 时的情况：1门2门1SDRD门3门4RSQQ若触发器现态Qn=1，Qn=0时：门3和门4仍因CP=0而有0出1门1全1出0门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！当钟控RS触发器的时钟脉冲控制端状态为低电平“ ”时，无论两输入状态或输出现态如何，触发器均保持原来的状态不变！换句话说：在CP=0期间钟控RS触发器不能被触发，因此状态无法改变，为。电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门3有0出1门1全1出0触发器次态Qn+1=1，Qn+1=0触发器状态不变，置1功能！门4全1

11、出01)当输入R=0，S=1时设触发器现态Qn=1，Qn=0门2有0出1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门3有0出1门1全1出0门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态由0翻转为1，置1功能！当时钟脉冲控制端状态为高电平“ ”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=0、S=1，无论输出现态如何，钟控RS触发器均为。为此把S称为置1端，高电平有效。门4全1出01)当输入R=0，S=1时设触发器现态Qn=0，Qn=1电工电子技术电工电子技术首首 页页钟控RS

12、触发器的工作原理时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门4有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态由1改变为0，置0功能！门3全1出02)当输入R=1，S=0时设触发器现态Qn=1，Qn=0门1有0出1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP= 时的情况：2当时钟脉冲控制端状态为高电平“ ”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=1、S=0，无论输出现态如何，钟控RS触发器均为。为此把R称为置0端，高电平有效。门2门1SDRD门3门4RSQQ此时门4有0出1门2全1出0触发器次态

13、Qn+1=0，Qn+1=1触发器状态不变，仍为置0功能！门3全1出02)当输入R=1，S=0时设触发器现态Qn=0，Qn=1门1有0出1电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门4有0出1门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！门3也是有0出13)当输入R=0，S=0时设触发器现态Qn=1，Qn=0门1全1出0电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门4有0出1门2全1出0触发器次态Qn+1=0，Q

14、n+1=1触发器状态不变，保持功能！门3也是有0出13)当输入R=0，S=0时设触发器现态Qn=0，Qn=1门1有0出1当时钟脉冲控制端状态为“ ”时，电路被触发。但是，当R和S均等于0为无效态时，则无论输出现态如何，输出次态均不发生改变，此时称触发器为。电工电子技术电工电子技术首首 页页钟控RS触发器的工作原理时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门4全1出0门2有0出1触发器次态Qn+1=1，Qn+1=1 本该的两个输出端状态相同，出现了逻辑混乱，这显然在正常工作中视为禁止态！门3也是全1出03)当输入R=1，S=1时设触发器现态Qn=1，Qn=0门1也有0出1钟

15、控RS触发器输入状态均为 时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为 的状态称为。电工电子技术电工电子技术首首 页页(2)钟控RS触发器逻辑功能的描述 特征方程SR=0(约束条件) 钟控RS触发器的两个输入端不允许同时为高电平，所以也要加上一个约束条件。Q n+1 = S + R Q n 状态图0S 1R触发器的“ ”态触发器的“ ”态1S 0R0SR0RS电工电子技术电工电子技术首首 页页 功能真值表 0 0 0 保持0 0 1 保持0 1 0 “置1”0 1 1 “置1”1 0 0 “置0”1 0 1 “置0”1 1 0禁止态1 1 1禁止态电工电子技

16、术电工电子技术首首 页页RS在时钟脉冲CP=1期间，设Qn=0CP=1期间引导门置置状态不变置输出随输入发生多次翻转的现象称为。空翻易造成触发器的可靠性降低，甚至无法判定触发器工作状态。 时序波形图置状态不变置保持置状态不变其中CP=0期间引导门电工电子技术电工电子技术首首 页页 显然，钟控的RS触发器只有在时钟脉冲CP=1期间才能触发而使状态发生改变，因此，钟控RS触发器属于方式。钟控RS触发器的电路图符号如下图所示： 采用电位触发方式的钟控RS触发器存在“”问题。为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了边沿触发方式的主从

17、型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。DSDRRCPS QQ小圆圈表示电平有效S、R两输入端无小圆圈说明电平有效电工电子技术电工电子技术首首 页页3. JK触发器边沿触发的主从型JK触发器是目前功能最完善、使用较灵活和通用性较强的一种触发器。(1) 电路组成KJRDSDRDSD 图示为主从型JK触发器逻辑电路结构图。其中门1门4构成，输入通过一个非门和CP控制端相连。 门5门8构成，从触发器直接与CP控制端相连。 主触发器Q端与门7的一个输入相连，Q端和门8的一个输入端相连，构成两条反馈线。触发器触发器电工电子技术电工电

18、子技术首首 页页(2) JK触发器的工作原理KJRDSDRDSDCP= 期间：10 主触发器因CP=0被封锁，输出状态保持不变。 从触发器由于CP=1被触发，其输出次态Q1n+1随着JK输入端的变化而改变。 设输出现态Q=1、J=1，K=0门8有0出1门6有0出1门5全1出0 从触发器把CP=1时的状态记忆下来，在CP下跳沿到来时作为输入状态送入主触发器中。1电工电子技术电工电子技术首首 页页(2) JK触发器的工作原理KJRDSDRDSDCP：10 从触发器因CP=0被封锁，输出状态保持不变。 主触发器由于CP=1被触发，其输出次态Qn+1随着输入端的变化而改变。门2有0出1门1全1出0门3

19、有0出1 显然JK触发器在CP下跳沿到来时输出状态发生改变，且此状态一直保持到下一个时钟脉冲下跳沿的到来。2为什么在为什么在CP=0期间输期间输出状态不变？出状态不变？电工电子技术电工电子技术首首 页页(2) JK触发器的工作原理 显然边沿触发的主从型JK触发器有效地抑制了“空翻”现象。在时钟脉冲CP下降沿到来时，其输出、输入端子之间的对应关系为：J0，K0时，触发器无论现态如何，次态Qn+1Qn，功能；当J1，K0时，无论触发器现态如何，次态Qn+11，功能；当J0，K1时，无论触发器现态如何，次态Qn+10；功能；当J1，K1时，无论触发器现态如何，次态Qn+1Qn，功能。JK不同时，输出

20、次态总是随着J的变化而变化；JK均为0时，输出保持不变；JK均为1时，输出发生翻转。电工电子技术电工电子技术首首 页页 16 15 14 13 12 11 10 9 74LS112 1 2 3 4 5 6 7 8 VCC D1RD2R 2CP 2K 2J D2S 2Q 1CP 1K 1J D1S 1Q 1 Q Q2 GND 实际应用中大多采用集成JK触发器。常用的集成芯片型号有下降沿触发的双JK触发器74LS112、上升沿触发的双JK触发器CC4027和共用置1、清0端的74LS276四JK触发器等。74LS112双JK触发器每片芯片包含两个具有复位、置位端的下降沿触发的JK触发器，通常用于缓

21、冲触发器、计数器和移位寄存器电路中。 下图所示为其管脚排列图：(3) 常用集成JK触发器 芯片型号中含有74表示TTL集成芯片；含有CC或CD表示CMOS集成芯片。电工电子技术电工电子技术首首 页页JK触发器逻辑功能的描述 特征方程 11，10 状态图JK触发器的“ ”态触发器的“ ”态nn1nQKQJQ 01，1100010010RDSDKJQQJK触发器电路图符号此符号表示边沿触发加圈表示下降沿触发电工电子技术电工电子技术首首 页页JK触发器功能真值表J KQnQn+10 000保持0 011保持0 100置“0”0 110置“0” 001置“1”1 011置“1” 101翻转1 110翻

22、转电工电子技术电工电子技术首首 页页 CP J K Q JK触发器时序波形图 边沿触发，即CP边沿到来时触发。具有置0、置1、保持、翻转四种功能，能够有效地抑制 空翻现象。使用方便灵活，抗干扰能力极强，工作速度很高。电工电子技术电工电子技术首首 页页4. D触发器 维持阻塞型D触发器的逻辑电路图如下所示：门6门5RDSD门2门1门3门4 图中门1门4构成钟控RS触发器，门5和门6构成输入信号的导引门，D是输入信号端。直接置0和置1端正常工作时保持高电平。反馈线反馈线 维持阻塞D触发器利用电路内部反馈来实现边沿触发。 当CP= 时，门3和门4的输出 为 ，使钟控RS触发器的状态维持不变。此时，门

23、6的输出等于D，门5的输出等于D。电工电子技术电工电子技术首首 页页门6门5RDSD门2门1门3门4QQ维持阻塞D触发器的工作原理 当CP上升沿到来时刻，门5、门6的输出进入门3和门4 显然，维持阻塞D触发器的输出随着输入D的变化而变化，且在时钟脉冲到来时触发。当D=1时,全1出0；当D=0时，有0出1。当D=1时,全1出0；当D=0时，有0出1。 由维持阻塞D触发器的逻辑电路可知，触发器的状态在CP上升沿到来时可以维持原来输入信号D的作用结果，而输入信号的变化在此时被有效地阻塞掉了。电工电子技术电工电子技术首首 页页D触发器逻辑功能的描述 特征方程 D=1 状态图触发器的“ ”态触发器的“

24、”态n1nDQ D=0D=0D=1RDSDDQQD触发器电路图符号不加圈表示上升沿触发电工电子技术电工电子技术首首 页页 维持阻塞型D触发器具有置“ ”和置“ ”功能，且输出随输入的变化只在时钟脉冲上升沿到来时触发。常用的集成D触发器有双D触发器74LS74、四D触发器74LS75和六D触发器74LS176等。下图所示为74LS74的管脚排列图： 14 13 12 11 10 9 8 74LS74 D触发器 1 2 3 4 5 6 7 VCCD2R 2D 2CP D2S 2QQ2 D1R 1D 1CP D1S 1Q Q1 GND Qn+100置011置1触发器的功能真值表 CP上升沿到来时触发

25、，可有效地抑制空翻。具有置0、置1两种功能，且输出跟随输入的变化。使用方便灵活，抗干扰能力极强，工作速度很高。电工电子技术电工电子技术首首 页页5. T触发器和T触发器 把JK触发器的两输入端子J和K连在一起作为一个输入端子T时，即可构成一个T触发器。当时，即J=K=1，触发器具有功能；当，即J=K=0，触发器具有功能。显然T触发器只具有保持和翻转两种功能。(1) T触发器 让T触发器恒输入“ ”时，显然只具有了一种功能，此时T触发器就变成了T触发器。T触发器仅具有翻转一种功能。(2) T触发器触发器是时序逻辑电路的基本单元。常用的有RS、JK和D触发器等。同一种功能的触发器，可以用不同的电路

26、结构形式来实现；反过来，同一种电路结构形式，也可以构成具有不同功能的各种类型触发器。电工电子技术电工电子技术首首 页页写出写出D D触发器的状态触发器的状态方程式、真值表和方程式、真值表和状态图。状态图。 何谓触发器的何谓触发器的“空翻空翻”现象？造成现象？造成“空翻空翻”的原因是什么？的原因是什么？“空翻空翻”和和“不定不定”状状态有何区别？如何有态有何区别？如何有效解决效解决“空翻空翻”问题问题？ 写出写出JKJK触发器的状态触发器的状态方程式、真值表和状态方程式、真值表和状态图。图。 根据逻辑符号怎样根据逻辑符号怎样判别触发器的触发方判别触发器的触发方式。式。 试述各类触发试述各类触发器

27、具有的逻辑功器具有的逻辑功能。能。 电工电子技术电工电子技术首首 页页 计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加/减可逆计数器等。 计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。 计数器中的“”是用触发器的状态组合来表示的，在计数脉冲作用下使一组触发器的状态逐个转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的

28、“”。10.2 计数器计数器电工电子技术电工电子技术首首 页页 当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历2n个独立状态时，称此电路为二进制计数器。1. 二进制计数器Q0JKQQF1CQ2JKQQF0CRDJKQQF2C三个JK触发器可构成一个“模8”二进制计数器。触发器F0用时钟脉冲CP触发，F1用Q0触发，F2用Q1触发；三位JK触发器均接成触发器让输入端恒为；计数器计数状态下清零端应悬空为“ ”。Q1“1”电工电子技术电工电子技术首首 页页 图示计数器是由3个触发器构成的。下面我们对此计数器所构成的时序逻辑电路进行分析。Q0JKQQF1CQ2JKQQF0CRD

29、JKQQF2CQ1“1”分析电路类型：1 时序逻辑电路中如果除CP时钟脉冲外，无其它输入信号，就属于莫尔型，若有其它输入信号时为米莱型；各位触发器的时钟脉冲共用同一个CP脉冲时称同步时序逻辑电路，若不是用同一个CP作为脉冲触发则称为异步时序逻辑电路。显然，此计数器电路是时序逻辑电路。电工电子技术电工电子技术首首 页页Q0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”写出电路相应方程式：2 对上述莫尔型电路只需写出时钟方程、驱动方程和次态方程。(1) 驱动方程： 1 1 1332211KJKJKJ(2) 次态方程： n22n221n2QKQJQn00n001n0QKQJQn11n1

30、11n1QKQJQ(3) 时钟方程： n12QCPCPCP0n01QCP 电工电子技术电工电子技术首首 页页Q0JKQQF1CQ2JKQQF0CRDJKQQF2CQ1“1”3把驱动方程代入次态方程可得 计数器计数前都要清零，让三位触发器均处于“ ”态时开始计数。由所得次态方程可知，各位触发器每来一次计数脉冲状态都要翻转一次，其工作情况可用时序波形图来描述：n21n2n11n1n01n0 QQQQQQ，Q0Q1Q2实现了二分频实现了四分频实现了八分频计数情况显然是从三位二进制数000计至111，共计8次完成一个循环，因此称为“”计数器。电工电子技术电工电子技术首首 页页 无论是时序波形图还是状态

31、转换真值表，都反映了该计数器是从状态000开始计数，每来一个计数脉冲，二进制数值便加1，输入第8个计数脉冲时。作为整体，该电路可称为加计数器 、或加计数器。作状态转换真值表 异步计数器总是用低位输出推动相邻高位触发器，因此3个触发器的状态只能依次翻转，不能同步。异步计数器结构简单，但计数速度较慢。4电工电子技术电工电子技术首首 页页nnnQQQ012作状态转换图5111110101100000001010011表示各位触发器输出数字的排序各位触发器输出二进制数的顺序称为 从状态转换图中又可直观地看到计数器计数的顺序及“”数。由于该计数器循环体中的8个二进制数就是三位触发器输出组合的全部，因此在

32、计数开始前不清零就工作时，也可以由任何一个状态进入有效循环体。我们把这种能够在启动后自动进入有效循环体的能力称为。如果计数器启动后状态不能自行够进入有效循环体，则称为不具有自启动能力。电工电子技术电工电子技术首首 页页时序逻辑电路的分析步骤 从上述例子可以归纳出时序逻辑电路的一般分析步骤：确定时序逻辑电路的类型。根据电路中各位触发器是否采用同一个时钟脉冲CP进行触发，可判断电路是同步时序逻辑电路还是异步时序逻辑电路；根据时序逻辑电路除CP端子外是否还有输入信号判断电路是米莱型还是莫尔型。写出已知时序逻辑电路的各相应方程。包括驱动方程、次态方程、输出方程(莫尔型电路不包含输出方程)。当所分析电路

33、属于异步时序逻辑电路时，还需写出各位触发器的时钟方程。绘制状态转换真值表或状态转换图。依据是第2步所写出的各种方程。指出时序逻辑电路的功能。主要根据状态转换真值表或状态转换图的结果。电工电子技术电工电子技术首首 页页 Q0 Q1 Q2 Q3 CP D C D C D C D C Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD CP Q0 Q1 Q2 Q3 图中各位触发器均为上升沿触发的D触发器。由于各位D触发器的输入D端与它们各自输出的非联在一起，所以，F0在每一个时钟脉冲上升沿到来时翻转一次。 F1在Q0由1变0时翻转， F2在Q1由1变0时翻转， F3在Q2由1变0时翻转。用

34、D触发器构成的异步四位二进制加计数器电工电子技术电工电子技术首首 页页 CP J C K J C K J C K & 1 & Q Q Q Q Q Q Q0 Q1 Q2 F0 F1 F2 RD 三个JK触发器都接成T触发器，连接同一个CP，且前一级输出作为后一级输入，试分析电路功能。 各位触发器共用一个CP，因此是同步时序逻辑电路；该电路除CP端子没有其他端子，因此是莫尔型时序电路，结论：同步的莫尔型时序逻辑电路。判断该时序逻辑电路的类型1写出电路的驱动方程和次态方程2驱动方程：100 KJ011QKJ0122QQKJ电工电子技术电工电子技术首首 页页驱动方程代入各位触发器特征方

35、程可得次态方程为：n01n0QQ10101n1QQQQQ2012011n2QQQQQQQ根据次态方程填写状态转换真值表3CPQ2Q1Q0Q2n+1Q1n+1Q0n+110000012001010301001140111005100101610111071101118111000电工电子技术电工电子技术首首 页页根据状态转换真值表画出状态转换图nnnQQQ012111110101100000001010011 由状态转换真值表可判断出该电路是一个同步模8的二进制加计数器。指出电路功能4 日常生活中人们习惯于十进制的计数规则，当利用计数器进行十进制计数时，就必须构成满足十进制计数规则的电路。十进制

36、计数器是在二进制计数器的基础上得到的，因此也称为二十进制计数器。2. 十进制计数器电工电子技术电工电子技术首首 页页 用四位二进制代码可以表示一位十进制数，如最常用的8421BCD码。8421BCD码对应十进制数时只能从0000取到1001来表示十进制的09十个数码，而后面的10101111六个8421BCD代码则在对应的十进制数中不存在，称它们为。因此，采用8421BCD码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从“1001”跳变到“0000”，完成一次十进制数的。我们以十进制同步加计数器为例，介绍这类逻辑电路的工作原理。 Q0 Q1 Q2 Q3 1 CP J C K J C K

37、J C K & & J C K & & Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD 电工电子技术电工电子技术首首 页页 Q0 Q1 Q2 Q3 1 CP J C K J C K J C K & & J C K & & Q Q Q Q Q Q Q Q F0 F1 F2 F3 RD 图示同步十进制计数器由四位JK触发器及四个与门所构成。首先由电路结构写出各位触发器的驱动方程和次态方程如下：驱动方程03012301220103100,1QKQQQJQQKJQKQQJKJ次态方程303210132102101210130

38、11010QQQQQQQQQQQQQQQQQQQQQQnnnn电工电子技术电工电子技术首首 页页由次态方程可写出同步十进制计数器的状态转换真值表：100000001200010010300100011400110100501000101601010110701100111801111100910001001101001回零进位无效码101010111011010011001101110101001110111111110100电工电子技术电工电子技术首首 页页由状态转换真值表可画出该计数器的状态转换图如下：10101011110111000000000100100011010011111001

39、10000111011001011110Q3Q2Q1Q0有效循环体无效码无效码无效码 观察状态转换图可知，该计数器如果在计数开始时处在无效码状态，可自行进入有效循环体，具有。 所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效状态码不再出现的能力。电工电子技术电工电子技术首首 页页 计数器在控制、分频、测量等电路中应用非常广泛，所以具有计数功能的集成电路种类较多。常用的集成芯片有74LS161、74LS90、74LS197、74LS160、74LS92等。我们将以74LS161、74LS90为例，介绍集成计

40、数器芯片电路的功能及正确的使用方法。3. 集成制计数器及其应用 CPB R01 R02 NC UCC S91 S92 14 13 12 11 10 9 8 7 4 L S 9 0 1 2 3 4 5 6 7 CPA NC QA QD GND QB QC 集成计数器74LS90的管脚1和14是五进制计数器的时钟脉冲输入端；管脚2和3是直接清零端；管脚 6和7是直接置1端；管脚4和13是空脚；管脚5是电源端；管脚10是“地”端；管脚12是二进制输出端；管脚8、9、11是由低位到高位排列的五进制计数器的输出端。74LS90共有14个管脚。电工电子技术电工电子技术首首 页页1脚CPB作为时钟脉冲输入端

41、，QD、QC、QB作为输出端，有效状态为000、001、010、011、100，可构成一个 S91S92QCCPACPBR01R02UCC5VQBQDQA空GND空构成的方法有两种：14脚作为CP输入端时，输出端由高到低的排列顺序为QDQA，构成一个二十进制计数器；1脚作为CP输入端，输出为QAQD时可构成一个二十进制计数器。如下图所示： S91S92QCCPACPBR01R02UCC5VQBQDQA空GND空14脚CPA作为时钟脉冲输入端，12脚QA作为输出端，可构成一个一位电工电子技术电工电子技术首首 页页60进制计数器 CP 74LS90(个位) 74LS90(十位) S91 S92 R

42、01 R02 S91 S92 R01 R02 QA QB QC QD QA QB QC QD CPA CPB CP1 CPB CP 74LS90(个位) 74LS90(十位) QA QB QC QD QA QB QC QD S91 S92 R01 R02 S91 S92 R01 R02 CPA CPA CPB CPB 1 & 集成计数器74LS90的功能扩展：1099任意计数64进制计数器利用两片74LS90构成个位片和十位片，采用预置数法和(上图示)(下图示)可构成1099任意进制计数器电工电子技术电工电子技术首首 页页74LS90集成电路芯片的功能真值表RO1 RO2 S91 S9

43、2 CPA CPBQD QC QB QA1 1 0 0 0 0 01 1 0 0 0 0 0 1 1 1 0 0 1 0 0 0二进制计数 0 0 0 五进制计数0 0 Q08421BCD码十进制计数0 0 Q1 5421BCD码十进制计数电工电子技术电工电子技术首首 页页74LS161是16脚的集成二进制同步计数器，具有以下功能：2、同步并行预置数；3、计数；4、保持；1、异步清零；其中CO为进位输出端。01111Cr清清 零零0111LD预预 置置 0 01 1P T使使 能能CP时时 钟钟 d3 d2 d1 d0 D C B A预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0

44、保 持保 持计 数QD QC QB QA输输 出出工作模式工作模式异步清零同步置数数据保持数据保持加法计数41235671516CPABCGNDQDQCQBUcc891011121413CrDDLPTQACO电工电子技术电工电子技术首首 页页 74LS161利用清零端或置数端可构成N进制计数器。下图所示为用一片74LS161构成12进制计数器的两种方法： 1 1 & 1 (a) 用用异异步步清清零零端端 CR 归归零零 (b) 用用同同步步置置数数端端 LD 归归零零 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP &

45、; 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 电工电子技术电工电子技术首首 页页 CP Q0 Q1 Q2 Q3 CP Q0 Q1 Q2 Q3 (a) 用用异异步步归归零零法法构构成成的的十十二二进进制制计计数数器器的的波波形形 (b) 用用同同步步归归零零法法构构成成的的十十二二进进制制计计数数器器的的波波形形 异步归零构成十二进制计数器，从状态0000开始计数，计到状态1011时，再来一个CP计数脉冲，电路不是立即归零，而是先转换到状态1100，借助1100的译码使电路归零，因此这种归零方法存在一个极短暂的过渡状态110

46、0。 同步归零构成的十二进制计数器，从状态0000开始计数，计到状态1011时，再来一个CP计数脉冲，电路立即归零。显然，这种归零方法不存在过渡状态1100。电工电子技术电工电子技术首首 页页 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP 1 1 1 256 进进制制计计数数器器 1616=256电工电子技术电工电子技术首首 页页 1 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CT

47、T CTP CP CP 74LS161 Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP 1 1 & 60 进制计数器进制计数器 电工电子技术电工电子技术首首 页页 1 74LS161(个位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 74LS161(十位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP 1 8421 码码 60 进进制制计计数数器器 & & 1 用74LS161构成8421码60进制计数器电工电子技术电工电子技术首首 页页

48、 1 74LS161(个位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP CP 74LS161(十位) Q3 Q2 Q1 Q0 D0 D1 D2 D3 CO LD CR CTT CTP CP 1 1 & 8421 码码 24 进进制制计计数数器器 & & 用74LS161构成8421码24进制计数器电工电子技术电工电子技术首首 页页 何谓计数器的何谓计数器的“自启动自启动”能力能力？ 如何区分同步时序如何区分同步时序逻辑电路和异步时序逻辑电路和异步时序逻辑电路？你能判断逻辑电路？你能判断和区分米莱型电路和和区分米莱型电路和莫尔

49、型电路吗？莫尔型电路吗？ 试用试用74LS90集成计数器集成计数器构成一个十二进制计数构成一个十二进制计数器，要求用反馈预置数器，要求用反馈预置数法实现。法实现。 试述时序逻辑电路试述时序逻辑电路的分析步骤。你掌握的分析步骤。你掌握了根据次态方程写功了根据次态方程写功能真值表的方法吗？能真值表的方法吗？ 试用试用74LS161集成集成计数器构成一个计数器构成一个六十进制计数器六十进制计数器，要求用反馈清，要求用反馈清零法实现。零法实现。 电工电子技术电工电子技术首首 页页10.3 寄存器寄存器 数字电路中用来存放二进制数代码的电路称为寄存器。 寄存器是计算机的重要部件，通常由具有存储功能的多位

50、触发器组合起来构成。单独一位触发器可存储1个二进制代码，存放n个二进制代码的寄存器，需用n位触发器来构成。 按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。数码寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可并行输入、串行输出，串行输入、并行输出，应用十分灵活，用途也很广。电工电子技术电工电子技术首首 页页012310111213DDDDQQQQnnnn异步复位端为异步复位端为低电平时，寄低电平时，寄存器清零。存器清零。1. 数码寄存器D触发器构成的四位寄存器D2 Q

51、3D3 D1 D0CPQ2Q1Q0R异步复位端为异步复位端为高电平时：无高电平时：无CP脉冲到来脉冲到来寄存器保持原寄存器保持原态，态，CP上升上升沿到来后存入沿到来后存入数码。数码。 即：无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D3D0将立即被送入进寄存器中，有：输出不变电工电子技术电工电子技术首首 页页2. 移位寄存器 在存数操作之前，先将各个触发器清零。当出现第1个移位脉冲CP时，待存数码的最高位和4个触发器的数码同时右移1位，即待存数码的最低位存入Q0，而寄存器原来所存数码的最高位从Q3输出；出现第2个移位脉冲时，待存数码的次低位和寄存

52、器中的4位数码又同时右移1位。依此类推，在4个移位脉冲作用下，寄存器中的4位数码同时右移4次，待存的4位数码便可存入寄存器。 1D C 1D C 1D C 1D C FF0 FF1 FF2 FF3 Q Q Q Q Q0Q1Q2Q3串行输入端串行输出端电工电子技术电工电子技术首首 页页 1D C 1D C 1D C 1D C FF0 FF1 FF2 FF3 Q0Q1Q2Q3QCrQCrQCrQCr双向移位寄存器右移移位工作过程演示右移输入端右移输入端右移输出端右移输出端双向移位寄存器右移移位状态转换真值表电工电子技术电工电子技术首首 页页 1D C 1D C 1D C 1D C FF0 FF1

53、FF2 FF3 Q0Q1Q2Q3QCrQCrQCrQCr双向移位寄存器左移移位工作过程演示左移输出端左移输出端左移输入端左移输入端双向移位寄存器左移移位状态转换真值表电工电子技术电工电子技术首首 页页常用的寄存器芯片有四位双稳锁存器74LS77、CC4042和CC40194；八位双稳锁存器74LS100；六位寄存器74LS174等。其中锁存器属于，在送数状态下，输入端送入的数据电位不能变化，否则将发生“空翻”。下图所示是四位双向移位寄存器CC40194的管脚引线排列图：41235671516DSRD0D1D2VSSQ3Q2VDD891011121413D3S0DSLS1Q1Q0Cr移位寄存器不

54、仅具移位寄存器不仅具有普通寄存器存储有普通寄存器存储二进制代码的功能，二进制代码的功能，还可以实现数据的还可以实现数据的串行与并行之间的串行与并行之间的相互转换，为数据相互转换，为数据处理提供一个合适处理提供一个合适的传输方式的传输方式 CC40194双双向移位寄存器向移位寄存器内部有四个双内部有四个双稳触发器，共稳触发器，共用一个时钟脉用一个时钟脉冲输入端冲输入端CP，上升沿触发。上升沿触发。 CC40194(或74LS194)是典型的双向移位寄存器芯片。逻辑电路通常由4位上升沿(或下降沿)触发的触发器和4选1数据选择器的输入控制电路组成。电工电子技术电工电子技术首首 页页移位寄存器的工作性

55、能41235671516DRABCGNDQ DQCUCC891011121413DS0DLS1QBQACr来一个低脉冲，无论电路状态如何，输出均刷新为 ，异步清零功能时钟脉冲无上升沿到来时，移位寄存器输出状态不变。静态保持功能S1S0=00时，在CP作用下，各触发器次态等于原态。动态保持功能S1S0=11时，在CP作用下，并行输入数据端ABCD被送入寄存器，输出次态等于输入A B C D并行输入功能S1S0=01时，在移位脉冲上升沿作用下，电路完成右移移位过程。右移移位功能 S1S0=10时，在移位脉冲上升沿作用下，电路完成左移移位过程。左移移位功能显然，74LS194芯片功能有异步清零、静态

56、保持、动态保持、并行输入、左移移位和右称移位六项功能电工电子技术电工电子技术首首 页页Q0Q1Q2Q3001000013. 移位寄存器的应用(1) 构成环形计数器移位寄存器的D0和Q3相连可构成工作时序为1的环形计数器1DFF01DFF11DFF21DFF3D0D2D1D3Q0Q1Q2Q3N位移位寄存器可以计n个数，实现模n计数器。状态为1的输出端的序号等于计数脉冲的个数，移位寄存器构成环形计数器时通常不需要译码电路。010010001DFF01DFF11DFF21DFF3D0D2D1D3Q0Q1Q2Q3电工电子技术电工电子技术首首 页页41235671516DRABCGNDQ DUCC891

57、011121413DS0DLS1QACrQBQC启动信号Q0Q1Q2Q310 0 00 1移位寄存器构成环形计数器时，正常工作过程中清零端状态始终为1。根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q端，将轮流地出现矩形脉冲。74LS194构成的四位环形计数器电工电子技术电工电子技术首首 页页Q0Q1Q3Q2四位环形计数器波形图 四位移位寄存器的循环状态一般有16个，但构成环形计数器后只能从这些循环时序中选出一个来工作，这就是环形计数器的工作时序，也称为正常时序或有效时序。

58、其它末被选中的循环时序称为异常时序或无效时序。例如上述分析的环形计数器只循环一个“1”，因此不用经过译码就可从各位触发器的Q端得到顺序脉冲输出。电工电子技术电工电子技术首首 页页(2) 用移位寄存器构成扭环形计数器环形计数器是从Q3端反馈到D端，而扭环形计数器则是从Q3端反馈到D端。从Q3端扭向Q3端，故得名称。扭环型计数器也称约翰逊计数器。FF0Q0FF1Q1FF2Q2FF3Q3D0D1D2D3Q0Q1Q2Q300001000110011100001001101111111电工电子技术电工电子技术首首 页页 扭环形计数器有2n个有效状态，其余为无效状态，存在自行启动问题。附加适当反馈逻辑可使

59、约翰逊计数器自行启动。具体原则就是使非工作时序中的状态向正常时序过渡。nnnnQQQQ3210Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CP0 Q1 Q2 Q3Q&FF0FF1FF2FF3逻辑电路图0000100011001110111101110011000110011101010110110110001010100100无效状态总能进入有效循环体，有自启动能力电工电子技术电工电子技术首首 页页FF0Q0FF1Q1FF2Q2FF3Q3D0D1D2D3 伪随机序列发生器也属于计数器的一种类型，其输出状态组合除全0状态外，其它状态均在输出中出现

60、，因其输出状态出现的顺序在统计上十分近似于随机白噪声，故称为伪随机序列发生器。 图示电路是一个四位伪随机序列发生器。电路的构成主要是反馈逻辑电路的确定，通常采用异或门，反馈电路输入信号的选择根据移位寄存器的位数决定。输出相同时伪随机序列的反馈电路不是唯一的。电工电子技术电工电子技术首首 页页 寄存器、计数器寄存器、计数器的概念你掌握了多的概念你掌握了多少？能不能说出何少？能不能说出何谓计数器的自启动谓计数器的自启动 能力？能力？ 用用74LS174构成一个六位左移构成一个六位左移移位寄存器。移位寄存器。多看多练多做电工电子技术电工电子技术首首 页页10.4 555定时电路定时电路1. 555定时器电路组成及其功能3个个5K电电阻串起来构阻串起来构成分压器，成分压器，555定时器定时器名称也由此名称也由此而得。而得。71 THCOTR+