数字电路期末复习

1、数字电路期末复习数字电路期末复习数字逻辑基础数字逻辑基础常用的数制常用的数制二进制运算二进制运算3) 二进制代码二进制代码十进制，二进制，八进制，十六进制十进制，二进制，八进制，十六进制逢二进一逢二进一逢八进一逢八进一逢十进一逢十进一逢十六进一逢十六进一十进制数二进制八进制十六进制00000000001000101102001002203001103304010004405010105506011006607011107708100010809100111910101012A11101113B12110014C13110115D14111016E15111117F不同进制数的对照表不同进制数的

2、对照表二、十二转换二、十二转换整数部分:例：1231212110121100112211102222222222222kkkkkkkkkkkkkkkkSnnnnnnnnnnnnnnnnnn)()()(同理01102215201021212143208621173276543210kkkkkkkk余数余数余数余数余数余数余数余数21010101101173)()(故1 10 0= = ( (5 5. .7 75 5) )210122(101.11)1 20 21 21 21 2 二十六转换例：将(01011110.10110010)2化为十六进制20010101111100101),.,(16(

3、52)EB十六二转换1668)(CAF201101100101011111000)(八进制数与二进制数的转换例：将(011110.010111)2化为八进制2111010110011).(87263).(83425).(2011100010101).(对于一个多位的十进制数，需要有与十进制位数相同的几对于一个多位的十进制数，需要有与十进制位数相同的几组组BCD代码来表示。例如：代码来表示。例如： BCD2421 236810 BCD8421 536410 0010 .0011 1100 11102.8630101 .0011 0110 01005.463 不能省略！不能省略！(四四)用用BCD

4、代码表示十进制数代码表示十进制数逻辑代数基础逻辑代数基础1）逻辑函数）逻辑函数2）逻辑代数的基本公式和常用公式）逻辑代数的基本公式和常用公式3）逻辑函数的表示方法）逻辑函数的表示方法4）逻辑函数的化简法）逻辑函数的化简法& &A AY YB B1 1A AY Y1 1 A AB BY YY YA AB BY YA AB BY YA A异或逻辑异或逻辑若两个输入变量的值相异，输出为若两个输入变量的值相异，输出为1，否则为，否则为0。 异或逻辑真值表异或逻辑真值表ABL000101011110BAL=1ABL异或逻辑符号异或逻辑符号异或逻辑表达式异或逻辑表达式L A B A B A

5、 B 同或运算同或运算 LABA BAB若两个输入变量的值相同，输出为若两个输入变量的值相同，输出为1 1，否则为，否则为0 0。同或逻辑真值表同或逻辑真值表ABL001010111001B=ALABL同或逻辑逻辑符号同或逻辑逻辑符号同或逻辑表达式同或逻辑表达式2.3.1 基本公式n根据与、或、非的定义，得表2.3.1的布尔恒等式序号序号公公 式式序号序号公公 式式10 1 = 0; 0= 110 0 A = 0 0111 + A= 121 A = A120 + A = A3A A = A13A + A = A4A A= 014A + A = 15A B = B A15A +B = B + A

6、6A (B C) = (A B) C16A + (B +C) = (A + B) + C7A (B +C) = A B + A C17A + B C = (A +B)(A +C)8(A B) = A + B18(A+ B) = AB9(A ) = A若干常用公式序 号 公 式21A + A B = A22A +A B = A + B23A B + A B = A24A ( A + B) = A25A B + A C + B C = A B + A CA B+A C + B CD = A B + A C26A (AB) = A B ; A (AB) = A 最小项的性质最小项的性质n在输入变量任

7、一取值下，有且仅有一个最小项的值为1。n全体最小项之和为1 。n任何两个最小项之积为0 。nn个变量均以原变量和反变量的形式在m中出现一次。n逻辑函数的最简形式 最简与或 -包含的乘积项已经最少，每个乘积项的因子也最少，称为最简的与-或逻辑式。CBACYACDCBABCY21n化简步骤： -用卡诺图表示逻辑函数 -找出可合并的最小项 -化简后的乘积项相加（项数最少，每项因子最少） 用卡诺图化简函数2 2、用卡诺图化简逻辑函数的、用卡诺图化简逻辑函数的一般步骤一般步骤 A.A.画出逻辑函数的卡诺图。画出逻辑函数的卡诺图。 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m

8、14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 3.同一方格可以被不同的包围同一方格可以被不同的包围圈重复包围多次，但新增的包圈重复包围多次，但新增的包围圈中一定要有原有包围圈未围圈中一定要有原有包围圈未曾包围的方格。曾包围的方格。4. 一个包围圈的方格数要尽可能一个包围圈的方格数要尽可能多多, ,包围圈的数目要可能少。包围圈的数目要可能少。 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 XB. B. 合并最小项，即将相邻的为合

9、并最小项，即将相邻的为1 1的方格圈成一组。的方格圈成一组。 C. C. 将所有包围圈对应的乘积项相加。将所有包围圈对应的乘积项相加。 包围圈内的方格数一定是包围圈内的方格数一定是2 2n n个，且包围圈必须呈矩形。个，且包围圈必须呈矩形。2.循环相邻特性包括上下底相邻，左右边相邻和四角相邻。循环相邻特性包括上下底相邻，左右边相邻和四角相邻。画包围圈时应遵循的原则：画包围圈时应遵循的原则： 用卡诺图化简逻辑函数用卡诺图化简逻辑函数 例： 00 01 1 1 1 001X011X101CBLABCL(0,2,5,6)(1,4)md试用卡诺图化简逻辑函数试用卡诺图化简逻辑函数L=AC+AC+Ba

10、a、画出逻辑函数的卡诺图、画出逻辑函数的卡诺图试用卡诺图化简逻辑函数试用卡诺图化简逻辑函数L(1,2,4,7)(3,6)mdb b、化简逻辑函数、化简逻辑函数 00 01 1 1 1 0001X11101XABC 组合逻辑电路组合逻辑电路1）组合逻辑电路的特点）组合逻辑电路的特点2）组合逻辑电路分析方法）组合逻辑电路分析方法3）组合逻辑电路的设计方法）组合逻辑电路的设计方法4）组合逻辑电路中的竞争冒险）组合逻辑电路中的竞争冒险逻辑电路逻辑电路 = 1 = 1 L B C A Z LZC1.根据逻辑图写出输出函数的逻辑表达式根据逻辑图写出输出函数的逻辑表达式2. 列写真值表。列写真值表。 )(C

11、BAL 10010110111011101001110010100000CBABAZ 001111003. 确定逻辑功能：确定逻辑功能： 解：解：()ABCABC输入变量的取值中有奇数输入变量的取值中有奇数个个1时，时，L为为1，否则，否则L为为0,电路具有为奇校验功能。电路具有为奇校验功能。如何实现组合逻辑电路设计：如表决器，交通灯。如何实现组合逻辑电路设计：如表决器，交通灯。n设计一个监视交通信号灯状态的逻辑电路设计一个监视交通信号灯状态的逻辑电路,如果信号灯出现故障，如果信号灯出现故障，Z为为1,否则为否则为0，画电路，画电路如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ1.

12、抽象抽象n输入变量输入变量: 红（红（R）、黄（黄（A）、绿（绿（G）n输出变量：输出变量： 故障信号（故障信号（Z）2. 写出逻辑表达式写出逻辑表达式输入变输入变量量输输出出R AG Z0 0010 0100 1000 1111 0001 0111 1011 111RAGRAGGRAAGRGARZ设计举例：设计举例：设计举例：3. 选用小规模集成门电路选用小规模集成门电路4. 卡诺图化简卡诺图化简5. 画出逻辑图画出逻辑图AGRGRAGARZ设计逻辑电路设计逻辑电路设计一个三人投票表决器，三个投票人分别设计一个三人投票表决器，三个投票人分别为为A、B、C，按规定只要二人以上同意才能通，按规定

13、只要二人以上同意才能通过。过。解：解：第一步：由逻辑关系列出真值表第一步：由逻辑关系列出真值表首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义。的含义。三个按键三个按键A、B、C同意时为同意时为“1”，不同意为，不同意为“0”。 输出是输出是F，输出为，输出为“1”表示通过表示通过 (多多数赞成数赞成)，为为“0”表示不通过。表示不通过。真值表真值表第二步：由真值表写出逻辑函数表达式第二步：由真值表写出逻辑函数表达式7653111110101011mmmmABCCABCBABCAF)7 , 6 , 5 , 3(mF第三步：化简逻辑函数表达式第三步：化简逻辑函数表达式法法1：用卡诺图化简

14、：用卡诺图化简)7 , 6 , 5 , 3(mFCABCABY第四步：根据第四步：根据化简后的表达化简后的表达式画逻辑电路式画逻辑电路图图1&ABCY能将每一个编码输入信号变换为不同的二进制的代码输出。能将每一个编码输入信号变换为不同的二进制的代码输出。 如如8线线-3线编码器：线编码器：将将8个输入的信号分别编成个输入的信号分别编成 8个个3位二进位二进制数码制数码输出。输出。1、)编码器编码器 (Encoder)的概念的概念二进制编码器的结构框图二进制编码器的结构框图 I0 I1 Yn-1 Y0 Y1 1n2 I二进制二进制 编码器编码器 n位二进位二进制码输出制码输出 2n个个

15、输入输入 译码译码：译码是编码的逆过程，它能将二进制码翻译成代表某译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号一特定含义的信号.(.(即电路的某种状态，如高、低电平信号即电路的某种状态，如高、低电平信号) ) 译码器的概念与分类译码器的概念与分类译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。译码器译码器/ /数据分配器数据分配器逻辑图逻辑图 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLH

16、HHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A074HC138集成译码器功能表集成译码器功能表74LS151功能框功能框图图D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S0集成电路数据选择器集成电路数据选择器8选选1数据选择器数据选择器74HC151输 入输 出使 能选 择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHL

17、HD5LHHLD6LHHHD774LS151的功能的功能表表0D1D2D3D4D5D6D7D70126012501240123012201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY iiimDY 70当当E=1时，时，Y=1 。 当当E=0时时比较比较Y与与L，当，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L课后作业课后作业 4.18 4.20，试用，试用8选选1数据选择器设计数据选择器设计XYZYXYZXL ZXYXYZYXYZXXYZYXYZXL

18、Z)Z(Z0 E2SX 1SY 0SZ 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解解:例例 试用试用8选选1数据选择器数据选择器74LS151产生逻辑函数产生逻辑函数 锁存器和触发器锁存器和触发器1）锁存器、触发器的电路结构和工作原理）锁存器、触发器的电路结构和工作原理2）SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触发器的触发器的逻辑功能逻辑功能3）锁存器、触发器的动态特性）锁存器、触发器的动态特性2. D 触法器的逻辑功能触法器的逻辑功能特性方程特性方程Qn+1=D状态转换图状态转换图 D=1 D=0 D=0 D=1 0 1

19、 逻辑功能表逻辑功能表nQ1n Q111101010000D动作特点：电路在动作特点：电路在CP 的上升沿对信号敏感的上升沿对信号敏感,并产生状态变化。并产生状态变化。次态与次态与CP 的上升沿前一瞬间的上升沿前一瞬间 的状态相同的状态相同D触发器触发器 翻翻 转转10011111 置置 111010011 置置 000011100状态不变状态不变01010000 说说 明明Qn+1QnKJ功能表功能表 1nnnQJQKQ特性方程特性方程 0 1 0 0 1 1 0 1 J 1 KQn 0 00 01 11 10 JK 触发器的逻辑功能触发器的逻辑功能 1J C1 1K Q Q J CP K

20、逻辑符号逻辑符号 1J C1 1K Q Q T触发器触发器 T特性方程特性方程状态转换图状态转换图功能表功能表nQ1n Q011101110000TnnnQTQTQ 1 T=1 T=1 T=0 T=0 0 1 1T C1 Q Q T CP 逻辑符号逻辑符号 具有保持和翻转功能具有保持和翻转功能时序逻辑电路时序逻辑电路1）时序逻辑电路的描述方式及其相互转换）时序逻辑电路的描述方式及其相互转换2）时序逻辑电路的分析方法）时序逻辑电路的分析方法3）时序逻辑电路的设计方法）时序逻辑电路的设计方法4）典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑）典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及

21、其应用功能及其应用时序电路功能的表达方法时序电路功能的表达方法输出方程输出方程: Of1(I，S) 激励方程激励方程: Ef2(I，S) 状态方程状态方程 : Sn+1f3(E，Sn) 1 1、逻辑方程组、逻辑方程组 时序电路功能的四种描述方法：时序电路功能的四种描述方法：逻辑方程式、状态表、状态图和波形图。逻辑方程式、状态表、状态图和波形图。表达输出信号与输入信号、状态变量的关系式表达输出信号与输入信号、状态变量的关系式表达了激励信号与输入信号、状态变量的关系式表达了激励信号与输入信号、状态变量的关系式表达存储电路从现态到次态的转换关系式表达存储电路从现态到次态的转换关系式 组合逻辑电路组合

22、逻辑电路 I1 Ii O1 Oj 存储电路存储电路 S1 Sr E1 Er 分析同步时序逻辑电路分析同步时序逻辑电路( (见书例题，课后作业见书例题，课后作业) )1.了解电路的组成：了解电路的组成：电路的输入、输出信号、触发器的类型等电路的输入、输出信号、触发器的类型等 .确定电路的逻辑功能确定电路的逻辑功能.列出状态转换表或画出状态图和波形图；列出状态转换表或画出状态图和波形图； 2. 根据给定的时序电路图根据给定的时序电路图,写出下列各逻辑方程组：写出下列各逻辑方程组：() 电路的输出方程；电路的输出方程； () 各触发器的激励方程组各触发器的激励方程组;（3）状态方程组）状态方程组:

23、将每个触发器的激励方程代入其特将每个触发器的激励方程代入其特性方程得状态方程性方程得状态方程. 时序逻辑电路的设计是分析的逆过程时序逻辑电路的设计是分析的逆过程, ,其任务是根据实际逻辑其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。问题的要求，设计出能实现给定逻辑功能的电路。画出画出 逻辑图并逻辑图并检查自启检查自启动能力动能力 CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 FF1 FF2 根据所给器件求出电路的根据所给器件求出电路的激励方程组和输出方程激励方程组和输出方程设计结果的主要表现形式设计结果的主要表现形式: :

24、 逻逻辑抽象辑抽象建立建立原始原始状态图状态图和和状态表状态表状态状态 化简化简 状态状态 分配分配选择选择 触发器触发器类型类型 确定确定激励激励 方程组方程组和和 输出方程输出方程组组状态编码（计数个数）；状态编码（计数个数）；4、选择触发器的类型、选择触发器的类型6、画出逻辑图并检查自启动能力。、画出逻辑图并检查自启动能力。122nnM（M:状态数状态数;n:触发器的个数）触发器的个数）给每个状态赋以二进制代码的过程。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，根据状态数确定触发器的个数，5、求出电路的激励方程和输出方程、求出电路的激励方程和输出方程 ；若干典型的时序逻辑

25、集成电路若干典型的时序逻辑集成电路寄存器寄存器寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。是触发器。 一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进制代码的寄存器需要位二进制代码的寄存器需要用用 n 个触发器组成。寄存器实际上是若干触发器的集合。个触发器组成。寄存器实际上是若干触发器的集合。移位寄存器移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。向低位

26、移动的逻辑功能部件。计计 数数 器器计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。定时、产生节拍脉冲和脉冲序列及进行数字运算等等。74LVC160逻辑功能表逻辑功能表输输 入入输输 出出清零清零预置预置使能使能时钟时钟预置数据输入预置数据输入计计 数数进进位位CPCTCLKD3D2D1D0Q3Q2Q1Q0CLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持*HHHH计计数数*LDDR采用采用反馈置数法和清零法反馈置数法和清零法如何构成九进制，十进制计数如何构成九进制，十进制计数器器? ?4位二进制计数器状态表0000161111150111141011130011121101110101101001