第一章 EDA技术概述(2009)

1、1任课教师：陈学英任课教师：陈学英联系地点：本部科技实验大楼211-414 清水河科研2号楼424电话：81783208E-mail： EDA 技术2本课程教学安排本课程教学安排学时：学时：4848学时学时w 理论教学（理论教学（2424学时）学时） w 实验教学（实验教学（2424学时）学时） 教学目的：教学目的： 了解一类器件，掌握一门设计语言，了解一类器件，掌握一门设计语言，熟悉一种设计工具。熟悉一种设计工具。3一、理论教学部分（一、理论教学部分（24学时）学时）教学内容：（教学内容：（16周）周） 第一章、EDA概述 第二章、PLD可编程逻辑器件 第三章、硬件描述语言（VHDL） 第四

2、章、常用EDA开发软件 第五章、EDA实验开发平台 第六章、电子系统EDA设计应用实例4l掌握掌握 EDAEDA开发系统开发系统 MAX+PLUS IIMAX+PLUS II；l从简单入门到比较复杂电子系统设计；从简单入门到比较复杂电子系统设计；l培养培养EDAEDA设计电路系统的实际动手能力。设计电路系统的实际动手能力。分6次共24学时。实验一：一位全加器设计; 实验二：0-999计数器及七段译码器设计；实验三：扫描显示电路设计；实验四：数字频率计设计及实现；二、实验教学部分（二、实验教学部分（24学时）学时）5本课程教材及相关参考资料本课程教材及相关参考资料 CPLD/FPGA的开发和应用

3、的开发和应用 徐光辉徐光辉 等等 电子工业出版社出版电子工业出版社出版 EDA技术与技术与VHDL实用教程实用教程 潘松潘松 黄继业黄继业 清华大学出版社清华大学出版社 基于基于FPGA的嵌入式开发与应用的嵌入式开发与应用 徐光辉徐光辉 程东旭程东旭 电子工业出版社电子工业出版社 EDA技术及应用技术及应用（第二版）（第二版） 谭会生等谭会生等 西安电子科技大学出版社西安电子科技大学出版社教材：教材：参考资料：参考资料：6 EDA技术的相关网址：技术的相关网址： www.A 7考核方式与答疑考核方式与答疑成绩：成绩： 平时平时(10)+实验实验(30)+考试考试(60)答疑（暂定）：答疑（暂定

4、）： 时间： 每堂课后15分钟 地点：上课地点8第1章 EDA技术概述 1.1 EDA技术及发展 1.2 EDA设计流程1.3 硬件描述语言HDL1.4 可编程逻辑器件1.5 常用EDA工具 9 EDA（Electronic Design Automation）,电子设计自动化。是以大规模可编程逻辑器件可编程逻辑器件PLD为载体，以硬件描述语言HDL为手段，以计算机、 EDAEDA开发软件开发软件为平台，自动完成电子系统的集成及专用集成芯片的设计。一、一、EDAEDA技术定义技术定义1.1 EDA技术及其发展10EDAEDA广义定义范围包括：广义定义范围包括：1、半导体工艺设计自动化；2、可编

5、程器件设计自动化；3、电子系统设计自动化；4、印刷电路板设计自动化；5、仿真与测试、故障诊断自动化；6、形式验证自动化。 以上各部分统称为EDA工程111. 1. 早期早期CADCAD阶段阶段 2020世纪世纪7070年代年代，属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具，完成布图布线等高度重复性的繁杂工作。 典型设计软件如如美国ACCEL公司开发Tango布线软件，目前的Protel。二、二、EDAEDA技术发展的三阶段技术发展的三阶段12 2. 2. 计算机辅助工程设计计算机辅助工程设计CAECAE阶段阶段 20世纪80年代初，出现了低密度的可编程逻辑器件PAL和GAL

6、，相应的EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。 80年代后期，EDA工具已经可以进行初级的设计描述、综合、优化和设计结果验证13 3. 3. 电子系统设计自动化电子系统设计自动化EDAEDA阶段阶段 20世纪90年代，出现功能强大的EDA工具。包括： 硬件描述语言(VHDL、Verilog )的标准化； 高性能仿真工具的验证； 高性能综合工具、编程工具的使用。 由单功能电子产品向系统级电子产品开发转换，即SOC的出现。 开始实现“概念驱动工程”CDE 的梦想。14FlashSDRAMCPUDSPI/OI/OFPGAI/OI/OI/OCPUDSPSolution: Repl

7、ace External Devices Solution: Replace External Devices with Programmable Logicwith Programmable LogicCPUFPGAI/OSystem-Level Integration15 SOPC SOPC系统设计系统设计 EDAEDA基础设计基础设计DSPDSP系统设计系统设计单片机单片机系统设计系统设计嵌入式嵌入式系统设计系统设计+ + + +SOCSOC： SYSTEM ON A CHIPSYSTEM ON A CHIPSOPCSOPC： SYSTEM ON A PROGAMMABLE CHIPSY

8、STEM ON A PROGAMMABLE CHIP16FPGA应用/服务市场 Infrastructure Wireless通信 Infotainment Instrumentation汽车 Surveillance Space航空和国防 Displays Handhelds消费市场 Surveillance Test and Measurement工业和医疗1718 1.2 FPGACPLD设计流程原理图原理图HDLHDL文本编辑文本编辑综合综合FPGA/CPLDFPGA/CPLD适配适配FPGA/CPLDFPGA/CPLD编程下载编程下载FPGA/CPLDFPGA/CPLD器件和电路系统

9、器件和电路系统编程文件编程文件网表文件网表文件功能仿真功能仿真时序仿真时序仿真19一、一、 设计输入设计输入( (原理图原理图HDLHDL文本编辑文本编辑) )1. 1. 图形输入图形输入 图形输入图形输入 原理图输入原理图输入 状态图输入状态图输入 波形图输入波形图输入202. HDL2. HDL文本输入文本输入 这种方式与传统的计算机软件语言编辑这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述输入基本一致。就是将使用了某种硬件描述语言语言(HDL)(HDL)的电路设计文本，如的电路设计文本，如VHDLVHDL或或VerilogVerilog的源程序，进行编辑输入。的

10、源程序，进行编辑输入。21二、二、 综合综合 综合由综合器软件完成：综合由综合器软件完成： 综合过程：将设计输入文件，针对指定芯片综合过程：将设计输入文件，针对指定芯片进行进行编译、优化、转换和综合编译、优化、转换和综合，获得，获得门级电路门级电路甚至更底层的电路甚至更底层的电路网表描述文件网表描述文件。 综合过程是将描述电路的高级语言向器件认综合过程是将描述电路的高级语言向器件认可、识别的低级语言转换。将软件描述与给定可、识别的低级语言转换。将软件描述与给定的硬件结构用一定的方式联系起来。的硬件结构用一定的方式联系起来。221. 1. 设计编译设计编译 设计输入完成之后，立即进行编译。设计输

11、入完成之后，立即进行编译。包括：包括：语法检验，图形错误检查、设计规则检查。语法检验，图形错误检查、设计规则检查。生成：指定错误位置的信息报告，供设计者修改。生成：指定错误位置的信息报告，供设计者修改。其设计规则检测指：设计有无超出器件资源或规其设计规则检测指：设计有无超出器件资源或规定的限制并将编译报告列出，指明违反规则和潜定的限制并将编译报告列出，指明违反规则和潜在不可靠电路的情况以供设计者纠正在不可靠电路的情况以供设计者纠正 . .23 设计过程中的每一步都可称为一个综合环节。设计过程中的每一步都可称为一个综合环节。 (1)(1) 从自然语言到从自然语言到VHDLVHDL语言表示，自然语

12、言综合；语言表示，自然语言综合； (2)(2) 从算法表示到寄存器传输级从算法表示到寄存器传输级(RTL)(RTL)表示，行为表示，行为 综合；综合； (3)(3) RTL RTL级表示到逻辑门级表示到逻辑门( (包括触发器包括触发器) )表示，逻辑表示，逻辑 综合；综合； (4(4) ) 从逻辑门表示到版图表示，即版图综合。或到从逻辑门表示到版图表示，即版图综合。或到 FPGAFPGA配置网表表示，即结构综合。配置网表表示，即结构综合。 有版图信息或配置文件可生产出专用芯片有版图信息或配置文件可生产出专用芯片ASIC ASIC 。2. VHDL2. VHDL综合综合24RTL RTL 综合2

13、5例：一位全加器的电路网表例：一位全加器的电路网表E1，XOR，（，（X，Y），），S1E2，XOR，（，（Cin，S1），），SumE3，AND，（，（X，Y），），S2E4，AND，（，（S1，Cin），），S3E5，OR，（，（S2，S3），），Cout&1=1=1E2E1E4E3E5SUMCOUTS1S3S2CINXY26编译器和综合功能比较编译器和综合功能比较C、ASM.程序程序CPUCPU指令指令/ /数据代码：数据代码：010010 100010 1100010010 100010 1100软件程序编译器软件程序编译器 COMPILERVHDL/VERILOG.程序程序

14、硬件描述语言硬件描述语言 综合器综合器 SYNTHESIZERSYNTHESIZER为为ASICASIC设计提供的设计提供的 电路网表文件电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程27三、三、 适配适配 适配是将由综合器产生的网表文件配置于指适配是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的定的目标器件中，产生最终的下载文件下载文件，如，如JEDJED、JamJam格式的文件。格式的文件。 适配器生成下载文件适配器生成下载文件JEDJED前，需完成底层器件前，需完成底层器件的配置、逻辑分割、逻辑优化、逻辑布局布线操的配置、逻辑分割、逻辑优化、逻辑布局布线操作

15、。适配所选定的目标器件必须属于原综合器指作。适配所选定的目标器件必须属于原综合器指定的目标器件系列。定的目标器件系列。28四、四、 仿真文件仿真文件时序仿真功能仿真器件适配之后的仿真，仿真文件器件适配之后的仿真，仿真文件包含了器件硬件特性参数，其仿包含了器件硬件特性参数，其仿真精度高。真精度高。直接对直接对HDLHDL、原理图等设计源进、原理图等设计源进行模拟测试，了解设计功能是否行模拟测试，了解设计功能是否满足设计要求，不涉及具体器件满足设计要求，不涉及具体器件的硬件特性。的硬件特性。29五、五、 编程下载编程下载 编程软件将编程软件将JEDJED文件通过下载线下载到文件通过下载线下载到芯片

16、中去，软件表达的功能变成了硬件实现芯片中去，软件表达的功能变成了硬件实现的功能。对的功能。对CPLDCPLD的下载称为编程的下载称为编程(Program)(Program)，对，对FPGAFPGA中的中的SRAMSRAM进行直接下载的方式称为进行直接下载的方式称为配置配置(Configure)(Configure)，但对于，但对于OTP FPGAOTP FPGA的下载的下载和对和对FPGAFPGA的专用配置的专用配置ROMROM的下载仍称为编程的下载仍称为编程 30HDLHDL设计数字电路实现过程设计数字电路实现过程编辑源程序编辑源程序编译设计文件编译设计文件功能仿真功能仿真逻辑综合逻辑综合时

17、序仿真时序仿真编程下载编程下载设件调试设件调试器件适配器件适配31 一、传统设计：自下而上一、传统设计：自下而上（Bottom - up)固定功能元件电路板设计完整系统构成系统调试、测试与性能分析系统功能需求输入输入输出输出1.3 传统设计方法和 EDA方法的区别32 1. 设计依赖于设计师的经验。 2. 设计依赖于现有的通用元器件。 3. 设计后期的仿真不易实现和调试复杂。 4. 自下而上设计思想的局限。 5. 设计实现周期长，灵活性差，耗时 耗力，效率低下。 传统设计方法的缺点：传统设计方法的缺点：33ASIC: Application Specific Integrated Circui

18、ts, PLD: Programmable Logic Devices系统规格设计功能级描述功能级仿真逻辑综合、优化、布局布线定时仿真、定时检查输出门级网表ASIC芯片投片、PLD器件编程、测试二、二、EDA设计：自上而下（设计：自上而下（Up Bottom ) 34案例演示35传统设计过程 确定全加器的功能要求确定全加器的功能要求 按功能要求列出真值表按功能要求列出真值表 按真值表列出布尔方程式按真值表列出布尔方程式 对布尔方程式进行化简（例如卡诺图）对布尔方程式进行化简（例如卡诺图） 按化简后的逻辑关系连出电路图按化简后的逻辑关系连出电路图 对其进行校验和仿真对其进行校验和仿真 实现设计实

19、现设计36全加器的功能要求 输入变量为：A A,B B 及CICI 输出变量为：SUMSUM,COCO37按功能要求列出真值表ABCISUMCO000000011001010011011001010101110011111138按真值表列出布尔方程式39化简后的布尔方程式CO=XY+XCI+YCISUM=X Y CI40基本的门电路实现一位全加器电路图一位全加器电路图41四位加法器的构成原理 42EDA技术的设计过程EDA设计过程43EDA仿真结果441.3 EDA技术的主要内容实现载体：大规模可编程逻辑器件 （PLD:Programmable Logic Device）描述方式：硬件描述语言

20、 （HDL:Hard descripation Lauguage) VHDL、Verlog HDL等设计工具：设计平台开发软件硬件验证：实验开发系统45 PLDPLD是一种半定制集成电路，在其内部是一种半定制集成电路，在其内部集成了大量的集成了大量的门门和和触发器触发器等基本逻辑电路，等基本逻辑电路，用户通过用户通过编程编程来改变来改变PLDPLD内部电路的逻辑关内部电路的逻辑关系或连线，就可以得到需要的设计电路。系或连线，就可以得到需要的设计电路。一、一、 可编程逻辑器件可编程逻辑器件PLDPLDFPGAFPGA：Field Programmable Gates Array CPLDCPLD

21、：Complex Programmable Logic Device 46主流公司：Xilinx、Altera、LatticeFPGA/CPLD 显著优点： 开发周期短、投资风险小、产品上市速度快、市场适应能力强、硬件修改升级方便。47AlterA：20世纪90年代以后发展很快。主要产品有：MAX系列、FELX系列、APEX、ACEX、Cyclone、Stratix 。 Xilinx： FPGA的发明者。产品种类较全，主要有：XC系列、Coolrunner(XPLA3)、Spartan、Vertex Lattice：是ISP技术的发明者，与AlterA和XILINX相比，其开发工具比Alter

22、a和Xilinx略逊一筹。中小规模PLD比较有特色，大规模PLD的竞争力还不够强（Lattice没有基于查找表技术的大规模FPGA），是第三大可编程逻辑器件供应商。主要产品有：ispLSI2000/5000/8000，MACH系列。48赛灵思公司赛灵思公司介绍介绍v 全球可编程解决方案的领导企业 成立于1984年 2008财年收入18亿 全球3,500名员工 1325项专利 20,000多家客户 v 无晶圆厂半导体业务模式(Fabless)的先行者v 现场可编程门阵列（FPGA）的发明者 最早推出180nm, 150nm, 130nm, 90nm 和 65nm工艺制程 目前在高端65nmFPG

23、A出货量上拥有92% 的市场份额v 拥有50%的可编程逻辑器件(PLD)市场份额 是所有其它竞争对手市场份额的总合49Altera公司公司介绍介绍v 世界上“可编程芯片系统” (SOPC) 解决方案倡导者v 成立于1983年 2005财年收入11.23亿美元 全球2000名员工 ？项专利 14,000多家客户 v 业内最先进的 FPGA、CPLD 和结构化 ASIC 技术 v 全面内嵌的软件开发工具 v 最佳的 IP 内核 v 可定制嵌入式处理器 v 现成的开发包 50可编程器件市场份额2008年第一季度年第一季度XilinxAlteraLatticeActelQuickLogic: 1%Ot

24、her: 2%51%34%5%7%AlteraAll OthersPLD 市市场场FPGA 市市场场Xilinx赛灵思公司的收入比所有其它赛灵思公司的收入比所有其它PLD公司收入的总和还多公司收入的总和还多51 三类器件的主要性能指标比较 ASIC：Application Specific Integrated Circuits指 标PLDASIC分离式逻辑速 度很好很好差集成度很好很好差价 格很好很好差开发时间很好差较好样品及仿真时间很好差差制造时间很好差较好使用的难易成度很好差较好库存风险很好差较好开发工具的支持很好很好差52 VHDLVHDL： IEEEIEEE标准标准 系统级抽象描述能

25、力较强。系统级抽象描述能力较强。 VerilogVerilog: IEEE: IEEE标准标准 门级开关电路描述能较强。门级开关电路描述能较强。 ABEL: ABEL: 系统级抽象描述能力差，系统级抽象描述能力差， 适合于门级电路描述。适合于门级电路描述。二、二、 硬件描述语言硬件描述语言 （HDLHDL_Hardware Description Language）53 ：(Very High Speed Integrated Circuit) 美国国防部提出的超高速集成电路硬件描述语言，是ASIC设计和PLD设计的一种主要输入工具，其行为描述能力强些。（侧重高层设计） 是Verilog公司推

26、出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色，其结构描述能力强些。 （侧重结构设计）54系统级系统级System Level算法级算法级Algorithmic Level寄存器传输级寄存器传输级Register Transfer Level门级门级Gate Level电路级电路级Circuit LevelVHDLVerilog 55三、常用三、常用EDA工具工具约约5 5个模块：个模块：输入编辑器输入编辑器仿真器仿真器HDL综合器综合器适配器适配器下载器下载器56EDAEDA开发工具分为：开发工具分为： 集成开发软件：集成开发软件：编辑软件编辑软件 适配软件适配软件 下载软件下载

27、软件 特定功能软件：特定功能软件：综合软件综合软件 仿真软件仿真软件57Altera 公司：公司： QuartusQuartus、MaxplusMaxplus系列系列Xilinx 公司：公司： ISEISE、FoundationFoundation系列系列Lattice公司：公司：ispDesignEXPERTispDesignEXPERT 系列系列集成开发软件（由器件厂商提供）集成开发软件（由器件厂商提供）58 综合类：综合类： Synplicity公司的Synplify/Synplify Pro Synopsys公司的FPGAexpress、FPGA compiler Mentor公司的

28、LeonardoSpectrum 仿真类：仿真类： Model Tech公司的Modelsim Aldec 公司的 Active HDL Cadence公司的NC-Verilog、NC-VHDL、NC-SIM 特定功能软件（专业软件商）特定功能软件（专业软件商）59 四、实验开发系统四、实验开发系统 60 一、设计输入子模块一、设计输入子模块 用图形编辑器、文本编辑器作设计描述， 完成语义正确性、语法规则的检查。二、设计数据库子模块二、设计数据库子模块 系统的库单元、用户的设计描述、中间 设计结果。三、分析验证子模块三、分析验证子模块 各个层次的模拟验证、设计规则的检查、 故障诊断。1.4 E

29、DA软件系统的构成61 四、综合仿真子模块四、综合仿真子模块 实现从高层抽象描述向低层次描述的自 动转换，及各个层次的仿真验证。五、布局布线子模块五、布局布线子模块 完成由逻辑设计到物理实现的映射。62 一、一、 EDAEDA技术的发展趋势技术的发展趋势 1、广度上：大型机工作站微机 2、深度上： ESDA：（Electronic System Design Automation ） CE： （Concurrent Engineering 并行设 计工程） 单芯片集成：（SOC/SOPC：System On a Programmable Chip）1.5 EDA技术及EDA工具的发展趋势 63

30、ESDA： ESDA软件集成系统的构成和设计、仿真过程技术要求系统目标定义算法建立与仿真验证任务分解、定义设计规范系统级仿真硬件系统设计VHDL、AHDL设计数字电路设计模拟电路设计综合与优化优化设计硬件仿真库电路级仿真器件模拟库电路结构与模块划分ASIC方式综合优化ASIC模拟库PLD、FPGA器件库PCB、MCM实现方式数模混合电路优化PLD、FPGA方式综合优化电路级验证、布局布线器设计参数提取和仿真验证系统调试、系统测试测试仪器仪表行为功能设计验证算法软件控制软件设计系统专用开发系统微控制器总体要求、算法建立专用控制系统PLD的设计64并行工程（并行工程（CECE）：）：u CE是将电

31、子产品及相关制造直至销售、维护全过程统一进行设计的一种方法，其核心是产品设计对象的全面可预见性。u CE要求从管理层次上把工艺、工具、任务、智力和时间的安排协调一致，使用统一的集成化设计环境，由若干个相关的设计小组共享数据库，同步地进行设计。u 并行工程（CE）和自上而下（Top-Down）设计方法被誉为构成现代电子产品开发方式的两大特征。体现了设计策略的变革。65电子系统的发展趋势：SOC/SOPC存储器、P、PLD等多合一66二、二、EDAEDA工具的发展趋势工具的发展趋势 1、输入工具 发展趋势是以硬件描述语言（HDL）为主。 2、混合信号处理能力 数/模混合信号的处理 数字信号的描述：VHDL、Verilo