基于IP核的ISE设计流程

1、基于基于IP核的核的ISE设计流程设计流程ISE设计流程介绍设计流程介绍-设计流程介绍翻译翻译映射映射布局和布线布局和布线规划规划 和预算和预算HDL RTL仿真仿真综合以创建网表综合以创建网表功能仿真功能仿真得到时序收敛得到时序收敛时序仿真时序仿真实现实现创建代码创建代码/原理图原理图配置配置FPGA产生比特流文件产生比特流文件基于基于VHDL语言的语言的ISE设计流程设计流程 -设计内容设计内容 该设计案例完成一个基本组合逻辑电路的设计，设计内容包括： 1）工程的建立； 2）新文件的生成和代码的添加； 3）设计综合和查看综合结果； 4）设计仿真； 5）用户约束的添加和设计实现； 6）布局布

2、线结果的查看； 7）设计下载到FPGA芯片 8）PROM文件的生成和下载到PROM中基于基于IP核的核的ISE设计流程设计流程 -IP核概念介绍核概念介绍 IP（Intelligent Property）核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。 到了SOC阶段，IP核设计已成为ASIC电路设计公司和FPGA提供商的重要任务，也是其实力体现。对于FPGA开发软件，其提供的IP核越丰富，用户的设计就越方便，其市场占用率就越高。目前，IP核已经变成系统设计的基本单元，并作为独立设计成果被交换、转让和销售。基于基

3、于IP核的核的ISE设计流程设计流程 -IP核概念介绍核概念介绍 从IP核的提供方式上，通常将其分为软核、硬核和固核这3类。 从完成IP核所花费的成本来讲，硬核代价最大；从使用灵活性来讲，软核的可复用使用性最高。基于基于IP核的核的ISE设计流程设计流程 -IP核概念介绍（软核）核概念介绍（软核） 软核在EDA设计领域指的是综合之前的寄存器传输级（RTL）模型； 具体在FPGA设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。 软核只经过功能仿真，需要经过综合以及布局布线才能使用。 其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误

4、的可能性，有一定的设计风险。 软核是IP核应用最广泛的形式。基于基于IP核的核的ISE设计流程设计流程 -IP核概念介绍（固核）核概念介绍（固核） 固核在EDA设计领域指的是带有平面规划信息的网表； 具体在FPGA设计中可以看做带有布局规划的软核，通常以RTL代码和对应具体工艺网表的混合形式提供。 将RTL描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。 和软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。目前，固核也是IP核的主流形式之一。 基于基于IP核的核的ISE设计流程设计流程 -IP核概念介绍（硬核）核概念介绍（硬核） 硬核在EDA设计领域指经

5、过验证的设计版图；具体在FPGA设计中指布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个： 1）首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图； 2）其次是保护知识产权的要求，不允许设计人员对其有任何改动。 IP硬核的不许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。基于基于IP核的核的ISE设计流程设计流程 -IP核概念介绍核概念介绍 最长见到的情况就是IP核的厂商从RTL级开始对IP进行人工的优化。EDA的设计用户可以通过下面的几种途径购买和使用IP模块： （1）IP模块的RTL代码； （2）未布局布线的网表级

6、IP核； （3）布局布线后的网表级IP核。基于基于IP核的核的ISE设计流程设计流程 -设计内容设计内容 该设计案例完成一个基于IP核乘法器的设计，设计内容包括： 1）工程的建立； 2）IP核的配置和生成 3）顶层文件的建立和例化代码的添加； 4）设计综合和查看综合结果； 5）设计仿真；基于基于IP核的核的ISE设计流程设计流程-创建工程创建工程 打开ISE软件，主界面下选择File-New Project 1基于基于IP核的核的ISE设计流程设计流程-创建工程创建工程 按下面的参数配置，点击“Next”按钮2基于基于IP核的核的ISE设计流程设计流程-创建工程创建工程 点击”Next”按钮。

7、3基于基于IP核的核的ISE设计流程设计流程-创建工程创建工程 点击“Next”按钮4基于基于IP核的核的ISE设计流程设计流程-创建工程创建工程 点击”Finish”按钮5基于基于IP核的核的ISE设计流程设计流程-添加乘法器添加乘法器IP核核主菜单下选择Project-New Source12在该界面下输入文件名。点击”Next”按钮基于基于IP核的核的ISE设计流程设计流程-添加乘法器添加乘法器IP核核 展开Math Functions, 然后展开Multipliers,选择Multiplier v10.0。然后点击”Next”按钮。3基于基于IP核的核的ISE设计流程设计流程-添加乘法

8、器添加乘法器IP核核 点击“Finish”按钮4基于基于IP核的核的ISE设计流程设计流程-添加乘法器添加乘法器IP核核 按右图进行参数设置，点击”Next”按钮5参数设置为无符号的8位点击可查看IP核数据手册基于基于IP核的核的ISE设计流程设计流程-添加乘法器添加乘法器IP核核 Multiplier Construction：选择Use Mults，点击“Next”按钮。6基于基于IP核的核的ISE设计流程设计流程-添加乘法器添加乘法器IP核核 点击“Finish”按钮。7基于基于IP核的核的ISE设计流程设计流程-添加乘法器添加乘法器IP核核 乘法器被添加到设计中。8基于基于IP核的核的

9、ISE设计流程设计流程-新建顶层设计文件新建顶层设计文件 主界面下选择Project-New Source.12输入文件名，点击”Next”按钮。基于基于IP核的核的ISE设计流程设计流程-新建顶层设计文件新建顶层设计文件 点击”Next”按钮3基于基于IP核的核的ISE设计流程设计流程-新建顶层设计文件新建顶层设计文件 点击”Finish”按钮4基于基于IP核的核的ISE设计流程设计流程-IP核例化的添加核例化的添加 主界面下，选择Edit-Language Templates.1基于基于IP核的核的ISE设计流程设计流程-IP核例化的添加核例化的添加 选择，并展开CORE Generato

10、r, 选择并展开VHDL Component Instantiation, 点击“multiplier”2元件声明语句元件例化语句基于基于IP核的核的ISE设计流程设计流程-IP核例化的添加核例化的添加 将元件声明和例化语句，添加到顶层设计文件中3基于基于IP核的核的ISE设计流程设计流程-顶层文件端口的添加和综合顶层文件端口的添加和综合3添加端口，完成后保存文件，并对设计进行综合基于基于IP核的核的ISE设计流程设计流程-设计仿真设计仿真 主界面下选择Project-New Source.1基于基于IP核的核的ISE设计流程设计流程-设计仿真设计仿真 将波形测试文件和顶层的设计文件top相关

11、联，点击“Next”按钮2基于基于IP核的核的ISE设计流程设计流程-设计仿真设计仿真 点击“Finish”按钮。3基于基于IP核的核的ISE设计流程设计流程-设计仿真设计仿真 点击Finish按钮4基于基于IP核的核的ISE设计流程设计流程-设计仿真设计仿真 仿照图设置测试波形向量，并保存波形，关闭波形。5基于基于IP核的核的ISE设计流程设计流程-设计仿真设计仿真 Source for窗口选择 Behavioral Simulation. 并选择测试波形文件test.6基于基于IP核的核的ISE设计流程设计流程-设计仿真设计仿真 在处理子窗口中选择：Xilinx ISE Simulator,并展开该选项，用鼠标双击”Simulate Behavioral Mo