实验三CMOS逻辑门电路

1、TTL 晶体管晶体管- -晶体管逻辑集成电路晶体管逻辑集成电路集成门电路集成门电路双极型双极型TTL (Transistor-Transistor Logic Integrated Circuit , TTL)ECLNMOSCMOSPMOSMOSMOS型型（M Metal-etal-O Oxide-xide- S Semiconductoremiconductor，MOSMOS）MOS 金属氧化物半导体场效应管集成电路金属氧化物半导体场效应管集成电路2.6 CMOS逻辑门电路逻辑门电路2.6.1 CMOS反相器反相器2.6.2 CMOS门电路门电路2.6 CMOS逻辑门电路逻辑门电路2.6.3

2、 BiCMOS门电路门电路2.6.4 CMOS传输门传输门2.6.5 CMOS逻辑门电路的技术参数逻辑门电路的技术参数 iD(mA) 0uDS(V)0 UT uGS(V)iD(mA)uGS=10V8V6V4V2V转移特性曲线转移特性曲线输出特性曲线输出特性曲线工作原理电路工作原理电路2.6.1 CMOS反相器反相器1. MOS管的开关特性管的开关特性0UDSID负载线负载线ui=“1”ui=“0”uo=“0”uo=“1”uiuoUCCRDS2.6.1 CMOS反相器反相器1. MOS管的开关特性管的开关特性2.6.1 CMOS反相器反相器MOSMOS管的漏极管的漏极D D和源极和源极S S当作

3、一个受栅源电压控制的开关。当作一个受栅源电压控制的开关。V VGSGS V VT T时，时，D D，S S间形成导电沟道，开关闭合。间形成导电沟道，开关闭合。V VGSGSV VT T时，时，D D，S S间没有导电沟道，开关断开。间没有导电沟道，开关断开。简化电路：简化电路：NMOS d PMOS d g g s s 2.6.1 CMOS反相器反相器1. MOS管的开关特性管的开关特性UCCST2DT1AFNMOS管管PMOS管管CMOS电路电路2. CMOS “非非” 门电路门电路2.6.1 CMOS反相器反相器UCCST2DT1uiuoui=0截止截止ugs2= UCC导通导通u=“”2

4、. CMOS “非非” 门电路门电路UCCST2DT1uiuoui=导通导通截止截止u=“”2. CMOS “非非” 门电路门电路AY BY+VDDATP1TN1TN2TP2A、B当中有一个当中有一个 或全为低电平时，或全为低电平时， TN1、TN2中有一个中有一个 或全部截止，或全部截止，TP1、 TP2中有一个或全中有一个或全 部导通，输出部导通，输出Y为为 高电平。高电平。2.6.2 CMOS门电路门电路1. CMOS “与非与非” 门电路门电路BY+VDDATP1TN1TN2TP2BAY只有当输入只有当输入A、B 全为高电平时，全为高电平时，TN1 和和TN2才会都导通，才会都导通，

5、TP1和和TP2才会都截才会都截 止，输出止，输出Y才会为低才会为低 电平。电平。2.6.2 CMOS门电路门电路1. CMOS “与非与非” 门电路门电路BY+VDDATN1TP2TN2TP1只要输入只要输入A、B当中有一个或全当中有一个或全为高电平，为高电平，TP1、TP2中有一个或全中有一个或全部截止，部截止，TN1、TN2中有一个或全中有一个或全部导通，输出部导通，输出Y为为低电平。低电平。2.6.2 CMOS门电路门电路2. CMOS “或非或非” 门电路门电路BY+VDDATN1TP2TN2TP1BAY只有当只有当A、B全全为低电平时，为低电平时，TP1和和TP2才会都导通，才会都

6、导通，TN1和和TN2才会都才会都截止，输出截止，输出Y才会才会为高电平。为高电平。2.6.2 CMOS门电路门电路2. CMOS “或非或非” 门电路门电路A B L0 0 000101002.6.2 CMOS门电路门电路3. CMOS “异或异或” 门电路门电路A B L0 0 0 0 1 1010100012.6.2 CMOS门电路门电路3. CMOS “异或异或” 门电路门电路A B L0 0 00 1 11 0 11001010002.6.2 CMOS门电路门电路3. CMOS “异或异或” 门电路门电路A B L0 0 0 0 1 11 0 11 1 01100011111所以有：

7、所以有：2.6.2 CMOS门电路门电路3. CMOS “异或异或” 门电路门电路&ABY&BABABABABABAY2.6.2 CMOS门电路门电路3. CMOS “异或异或” 门电路门电路 双极型双极型CMOSCMOS电路继承了双极型器件速度快和电路继承了双极型器件速度快和CMOSCMOS器件功耗小的优点器件功耗小的优点, ,所以应用愈来愈广泛所以应用愈来愈广泛. .V0VIT1T2VDDM1MNM2MPMP、MN构成构成CMOS反相器反相器M1、M2为泄放通道，为泄放通道，BJT基区存储电荷基区存储电荷T1、T2组成推拉输出级组成推拉输出级1 1、电路组成、电路组成2.6.3 BiCMO

8、S门电路门电路2、工作原理、工作原理当当 VI=VDD时时MN导通导通 、M1导通导通 、T2导通导通MP截止、截止、 M2截止截止 、T1截止截止VO=VOL当当 VI=0V时时MN截止、截止、 M1截止截止 、T2截止截止MP导通导通 、M2导通导通 、T1导通导通VO=VOH=VDDV0VIT1T2VDDM1MNM2MP2.6.3 BiCMOS门电路门电路C+VDDTGuiuiuouoTPTNCCC(a) 电路(b) 符号C0、 ，即，即C 端为低电平（端为低电平（0V）、）、 端为高电平端为高电平（VDD）时，）时， TN和和TP都不具备开启条件而截止，输都不具备开启条件而截止，输入和

9、输出之间相当于开关断开一样。入和输出之间相当于开关断开一样。1CC2.6.4 CMOS传输门传输门C+VDDTGuiuiuouoTPTNCCC(a) 电路(b) 符号C1、 ，即，即C端为高电平（端为高电平（VDD）、）、 端为低端为低电平（电平（0V）时，）时，TN和和TP都具备了导通条件，输入和输都具备了导通条件，输入和输出之间相当于开关接通一样，出之间相当于开关接通一样，uoui。0CC2.6.4 CMOS传输门传输门与门与门ABAB&1AB&YABA +B 11或或门门AB 1YY=AB=ABY=A+B=A+B其它门电路的实现其它门电路的实现&1&1 & 1ABCDABCDABCDYY

10、Y(a) 由与非门和反相器构成(b) 由与门和或非门构成(c) 逻辑符号DCBADCBAYDCBAYCMOS与或非门与或非门其它门电路的实现其它门电路的实现&1YAB+VDDRD外接AB&Y(a) 电路(b) 符号ABYCMOS OD门门其它门电路的实现其它门电路的实现 1 1 EN A E TP2 TP1 Y TN1 TN2 A E Y +VDD (a) 电路 (b) 符号 E=1时，时，TP2、TN2均截止，均截止，Y与地和电源都断开了，输与地和电源都断开了，输出端呈现为高阻态。出端呈现为高阻态。E=0时，时，TP2、TN2均导通，均导通，TP1、TN1构成反相器。构成反相器。可见电路的输

11、出有高阻态、可见电路的输出有高阻态、高电平和低电平高电平和低电平3种状态，种状态，是一种三态门。是一种三态门。CMOS TSL门门其它门电路的实现其它门电路的实现CMOS电路电路的优点的优点1. 静态功耗小。静态功耗小。2. 允许电源电压范围宽（允许电源电压范围宽（3 18V）。）。3. 扇出系数大，抗噪容限大。扇出系数大，抗噪容限大。2.6.5 CMOS逻辑门电路的技术参数逻辑门电路的技术参数（1）CMOS电路的工作速度比电路的工作速度比TTL电路的低。电路的低。（2）CMOS带负载的能力比带负载的能力比TTL电路强。电路强。（3）CMOS电路的电源电压允许范围较大，约在电路的电源电压允许范

12、围较大，约在 318V，抗干扰能力比，抗干扰能力比TTL电路强。电路强。（4）CMOS电路的功耗比电路的功耗比TTL电路小得多。门电路的电路小得多。门电路的 功耗只有几个功耗只有几个W，中规模集成电路的功耗也不，中规模集成电路的功耗也不 会超过会超过100W。2.6.5 CMOS逻辑门电路的技术参数逻辑门电路的技术参数（5）CMOS集成电路的集成度比集成电路的集成度比TTL电路高。电路高。（6）CMOS电路容易受静电感应而击穿，在使用和电路容易受静电感应而击穿，在使用和 存放时应注意静电屏蔽，焊接时电烙铁应接地存放时应注意静电屏蔽，焊接时电烙铁应接地 良好，尤其是良好，尤其是CMOS电路多余不

13、用的输入端不电路多余不用的输入端不 能悬空，应根据需要接地或接高电平。能悬空，应根据需要接地或接高电平。2.6.5 CMOS逻辑门电路的技术参数逻辑门电路的技术参数利用半导体器件的开关特性，可以构成与门、利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、两方面都别具特色的三态门、OCOC门、门、ODOD门和传输门。门和传输门。随着集成电路技术的飞速发展，分立元件的数随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。字电路已被集成电路所取代。TTLTTL电路的优点是开关速度较高，抗干扰能力电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，