第三章组合逻辑电路

1、第三章第三章 组合逻辑电路组合逻辑电路3.1 概述概述3.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法3.3 若干常用的组合逻辑电路若干常用的组合逻辑电路3.4 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象3.1 概述概述一、一、组合逻辑电路特点组合逻辑电路特点数字电路按逻辑功可分为两大类：数字电路按逻辑功可分为两大类：1.组合逻辑电路组合逻辑电路(组合电路组合电路)2.时序逻辑电路时序逻辑电路(时序电路时序电路)组合逻辑电路：组合逻辑电路： 电路在任一时刻输出仅取决于电路在任一时刻输出仅取决于该时刻的输入该时刻的输入，而与，而与电路电路原来的状态原来的状

2、态无关。无关。特点：特点： (1) 输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路；电路；(2) 不包含记忆性元件不包含记忆性元件( (触发器触发器) )，仅由，仅由门电路门电路构成。构成。a0a1an-1y0y1ym-1组合逻辑组合逻辑电路电路二、组合电路逻辑功能的描述二、组合电路逻辑功能的描述y0= f0(a0、a1、an - - 1)y1 = f1(a0、a1、an - - 1)ym-1 = fm-1(a0、a1、an - - 1)( ) ( )nnY tF a t真值表、卡诺图、逻辑函数式、时间图真值表、卡诺图、逻辑函数式、时间图( (波形图波形图) )a0a1an-1y0y

3、1ym-1组合逻辑组合逻辑电路电路三、组合电路分类三、组合电路分类1. 按逻辑功能不同：按逻辑功能不同： 加法器、比较器、编码器、译码器、数据选择器和加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器分配器、只读存储器2. 按开关元件不同：按开关元件不同： CMOS TTL3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI3.2 组合电路的分析方法和设计方法组合电路的分析方法和设计方法3.2.1 组合电路的分析方法组合电路的分析方法一、一、分析步骤分析步骤逻辑电路图逻辑电路图逻辑函数式逻辑函数式化简化简真值表真值表说明功能说明功能注意：写注意：写逻辑函数式时逻辑函数

4、式时从输入到输出逐级写出。从输入到输出逐级写出。逻辑电路图逻辑电路图功能功能分析分析设计设计1.由图写出逻辑函数式，并作适当化简；由图写出逻辑函数式，并作适当化简；2.由函数式列出真值表；由函数式列出真值表；3.根据真值表说明电路功能。根据真值表说明电路功能。二、分析举例二、分析举例 例例1 1 分析图示电路的逻辑功能。分析图示电路的逻辑功能。&BAYG1G2G3G4Y2Y1X解解：1.由逻辑图逐级写出逻辑函数式由逻辑图逐级写出逻辑函数式XAB1YAXA AB2YBXBABG1门门G2门门G3门门G4门门1 2YYYAAB BABABABBABABAY 12.由逻辑函数式列出真值表由逻

5、辑函数式列出真值表3. 功能说明功能说明 当输入当输入A、B不相同时，输出为不相同时，输出为“1”；否则，输出为；否则，输出为“0”。-“异或异或”门门真值表真值表A BY0 00 11 01 10110YABAB 例例3.2.1 分析图示电路的逻辑功能。分析图示电路的逻辑功能。解：解：1.写出逻辑函数式写出逻辑函数式 2YDC DBA1YDCB DCB DCA0YDC DBDCDBADCBDCBDCADC DB2. 列真值表列真值表3. 功能说明功能说明 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0

6、11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1111111111111111100000000000000000000000000000000D C B A Y2Y1Y0 当当DCBA表示的二进表示的二进制数小于或等于制数小于或等于5时时Yo为为1，这个二进制数大于这个二进制数大于5且小于且小于11时时Y1为为1，当这个二进制，当这个二进制数大于或等于数大于或等于11时时Y2为为1。 因此，这个逻辑电路因此，这个逻辑电路可以用来判别输入的可以用来判别输入的4位位二进制数数值的范围。二进制数数值的范围。3.1.2 组合电路的设计方法组合电路的设计方法组合电

7、路实现的途径组合电路实现的途径用小规模器件用小规模器件(SSI)实现实现用中规模器件用中规模器件(MSI)实现实现用大规模器件用大规模器件(LSI)实现实现一、设计步骤一、设计步骤逻辑抽象逻辑抽象写函数式写函数式化简或变换化简或变换画逻辑图画逻辑图1.逻辑抽象；逻辑抽象；(1) 设定变量设定变量-根据因果关系确定输入、输出变量；根据因果关系确定输入、输出变量；(2) 状态赋值状态赋值-用用 0 和和 1 表示变量的不同状态；表示变量的不同状态； (3) 根据功能要求列出真值表。根据功能要求列出真值表。2.由真值表写出函数式；由真值表写出函数式；根据根据设计要求设计要求或或元器件元器件给定情况给

8、定情况将函数式进行化简或变换。将函数式进行化简或变换。3.画出逻辑图。画出逻辑图。列真值表列真值表(1)设定变量：设定变量：二、设计举例二、设计举例 例例1 设计一个三人表决电路设计一个三人表决电路(3人中有人中有2人以上同意即获通过人以上同意即获通过)。解：解：输入输入 A、B、C ， 输出输出 Y(2)状态赋值：状态赋值：1.逻辑抽象逻辑抽象A、B、C不同意不同意-“0”同意同意-“1”Y通过通过-“1”不通过不通过- “0”(3)列真值表：列真值表：ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101112. 写输出函数式并化简写输出函数式

9、并化简ABCCABCBABCAY ABC010001111011110000YBC AC AB3. 画逻辑图画逻辑图(1)用与门和或门实现用与门和或门实现ABACBCY ABYC&ABBC1&AC&(2)用与非门实现用与非门实现化成最简与非化成最简与非-与非式与非式ABACBCY ABACBC 红红 黄黄 绿绿 例例3.2.2 设计一个监视交通信号灯工作状态的逻辑电路。正设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。发出报警信号，提醒有关

10、人员修理。正常状态正常状态故障状态故障状态1. 逻辑抽象逻辑抽象输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红红）A（黄黄）G（绿绿）1 - 有有0 - 无无Z（有无故障有无故障）解解：列真值表列真值表R A GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112.写出函数式并化简写出函数式并化简RAG010001111011111 Z RAG RA RG AG真值表真值表R A GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101113.画逻辑图画逻辑图&1&1

11、11RGAZ ZR AG RAG RAG RAG RAG3.3 若干常用的组合逻辑电路若干常用的组合逻辑电路3.3.1 编码器编码器（Encoder）Y1I1编编 码码 器器Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图所谓所谓编码编码就是赋予选定的一系列二进制代码以固定的含义。就是赋予选定的一系列二进制代码以固定的含义。二进制编码器二进制编码器二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码器2nn104或或 编码器的逻辑功能就是把输入的每一个高、低电平信编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的号编成一个对应的

12、二进制代码二进制代码。一、普通编码器一、普通编码器输输入入输输出出 I0 I7 是一组互相排斥的输入是一组互相排斥的输入变量，任何时刻只能有一个端变量，任何时刻只能有一个端输入有效信号。输入有效信号。8线线-3线线编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0

13、 0 真值表真值表 输输 入入 输输 出出 Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I0(以以3位二进制编码器为例位二进制编码器为例)3位二进制编码器真值表位二进制编码器真值表 Y2 Y1 Y01 1 1 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 输输 入入 输输 出出I7 I6 I5 I4 I

14、3 I2 I1 I0输入输入 输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I7简化简化函函数数式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7函数式函数式逻辑图逻辑图 用用或门或门实现实现 用用与非门与非门实现实现76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0 &Y2 Y1 Y0

15、4567IIII23II01II优先编码：优先编码： 允许两个以上的信号同时输入，但只对允许两个以上的信号同时输入，但只对优先权优先权最高的最高的进行编码。进行编码。二、优先编码器二、优先编码器优先顺序：优先顺序：I7 I01. 3位二进制优先编码器设计位二进制优先编码器设计编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0

16、1 0 0 0函数式函数式277 676 5765 4YII II I II I I I245345671IIIIIIIIY12463465670 IIIIIIIIIIY7654IIII(1)输入输出输入输出为原变量为原变量逻逻辑辑图图Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0(2)输入输出输入输出为反变量为反变量-使能输入端使能输入端SSYEXY-选通输出端选通输出端-扩展端扩展端24567()YIIIIS124534567()YI I II I IIIS01246346567()YI I I II

17、I II IIS01234567SYI I I I I I I I S01234567()EXYIIIIIIII S 2.集成集成8线线-3线优先编码器线优先编码器74LS148优先编码器逻辑图优先编码器逻辑图74LS148功能表功能表 输输 入入 输输 出出 Y2 Y1 Y0 YS YEXS I7 I6 I5 I4 I3 I2 I1 I0 11 1 11 11 1 1 1 1 1 1 10 1 1 10 1000000001 0 01 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 00 0 10 1 0

18、0 1 11 0 01 0 11 1 01 1 11 01 01 01 01 01 01 01 0无编码信无编码信号输入号输入有编码信有编码信号输入号输入例例: 用两片用两片74LS148接成接成16-4线优先编码器。线优先编码器。3.扩展扩展最高位最高位由由YEX给给出出由于使用与非门，由于使用与非门，输出变为原码。输出变为原码。工工作作原原理理131(0)EXYZ片片2处于允许编码状态处于允许编码状态120SSY815AA中任一输入端为中任一输入端为0 0时时130(1)EXYZ片片2处于禁止编码状态处于禁止编码状态121SSY815AA全为全为1 1时时( (没有编码输入信号没有编码输入

19、信号) )用用 4 位二进制代码对位二进制代码对 0 9 十个信号进行编码的电路十个信号进行编码的电路(1) 8421 BCD 编码器编码器(2) 8421 BCD 优先编码器优先编码器(3) 集成集成 10线线 -4线线优先编码器优先编码器（74147 74LS147）4.二二- -十进制编码器十进制编码器二二-十进制十进制编码器编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y33.3.2 译码器译码器（Decoder）译码：编码的逆过程，将输入的二值代码转换成对应的译码：编码的逆过程，将输入的二值代码转换成对应的高、低电平信号。高、低电平信号。一、二进制译码器一、二进制译码器

20、(Binary Decoder) 输入输入 n 位二位二进制代码进制代码如：如：2 线线 - 4 线译码器线译码器 3 线线 - 8 线译码器线译码器 4 线线 - 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n1. 3位二进制译码器位二进制译码器 ( 3线线 8线线)真值表真值表函数式函数式A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0

21、 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100120mAAAY10121mAAAY20122mAAAY30123mAAAY40124mAAAY50125mAAAY60126mAAAY70127mAAAY(1)用二极管与门阵列构成用二极管与门阵列构成逻辑图逻辑图(2)用与非门组成用与非门组成000-输出低电平有效输出低电平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&a

22、mp;Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110111011111111011011011111111011111112. 集成集成3线线-8线译码器线译码器 - 74LS1380 0 1 11 11 11 11 11 11 11 1 1 1 1 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 10 00 00 01 11 10 01 11 11 11 11 11 11 10 00 01 10 0

23、1 11 10 01 11 11 11 11 11 10 00 01 11 11 11 11 10 01 11 11 11 11 10 01 10 00 01 11 11 11 10 01 11 11 11 10 01 10 01 11 11 11 11 11 10 01 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 11 11 11 11 10 0输出输出输入输入0A0Y7Y6Y5Y4Y3Y2Y1Y1S23SS2A1A74LS138功能表功能表321 SSS、输入选通控制端输入选通控制端1S 0321 SS

24、或或芯片禁止工作芯片禁止工作0 1321 SSS且且芯片正常工作芯片正常工作74LS138(2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S1 S2 S3 Y7 74LS138(1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S1 S2 S3 Y7 +5V3. 二进制译码器的级联二进制译码器的级联两片两片3线线-8线线4线线-16线线Z0Z7Z8Z15D0 D1 D2 D3 0工作工作禁止禁止有输出有输出无输出无输出 1禁止禁止工作工作无输出无输出有输出有输出0 78 15二、二二、二-十进制译码器十进制译码器将将 BCD 码翻译成对应的码翻译成对应的十个十个

25、输出信号输出信号410译码器A2A3A1A0Y0Y1Y3Y2Y4Y5Y6Y7Y8Y9BCD输入输出7442/74LS42逻辑图逻辑图&Y0Y7Y6Y5Y4Y3Y2Y1Y8Y9&11111111A1A2A3A0逻辑函数式逻辑函数式01230AAAAY 01231AAAAY 01232AAAAY 01233AAAAY 01234AAAAY 01235AAAAY 01236AAAAY 01237AAAAY 01238AAAAY 01239AAAAY 7442/74LS42的真值表的真值表三、显示译码器三、显示译码器1. 七段字符显示器七段字符显示器发光二极管发光二极管半导体显示器半导

26、体显示器(LED)1234510 987612345109876abcdefgabcD.Pfged半导体数码管半导体数码管BS201A外形图外形图液晶显示器液晶显示器 (LCD)abcdefg每字段是每字段是一只发光二极管一只发光二极管数码管有共阴极和共阳极之分，如图所示：数码管有共阴极和共阳极之分，如图所示： D.Pa b c d efg共阴极共阴极+5Vga b c d e f共阳极共阳极D.P2.BCD-七段显示译码器七段显示译码器 七段显示译码器的功能是把七段显示译码器的功能是把8421BCD代码译成数码管所代码译成数码管所需的驱动信号，从而显示出相应的十进制数码。需的驱动信号，从而显

27、示出相应的十进制数码。 视数码管共阴和共阳的情况，显示译码器的输出信号也视数码管共阴和共阳的情况，显示译码器的输出信号也有所区别。有所区别。输 入 输 出A2A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 a b c d e f g 1 1 1 1 1 1 0 00 1 1 0 0 0 0 11 1 0 1 1 0 1 21 1 1 1 0 0 1 30 1 1 0 0 1 1 41 0 1 1 0 1 1 51 0 1 1 1 1 1 61 1 1 0 0 0 0 7A3 1 0 0 0 1 1 1

28、1 1 1 1 8 1 0 0 1 1 1 1 1 0 1 1 9显 示数 码共阴极七段译器的真值表共阴极七段译器的真值表abcdefgabcdefbcabdegabcdgbcfgacdfgacdefgabcabcdefgabcdfgD.Pa b c d efg共阴极共阴极YaRBIBI/ RBOLT7448A3A2A1A0YbYcYdYeYfYgVCCGND-灯测试输入灯测试输入-灭零输入灭零输入-灭灯输入灭灯输入/灭零输出灭零输出7448七段译码器七段译码器LTRBI/BI RBO0LT若显示显示80RBI若将多余的将多余的0熄灭熄灭/0BI RBO若七段数码管全都不亮七段数码管全都不亮7

29、448七段译码器功能表七段译码器功能表示A3A2A1A001234567891 1 1 1 1 1 0 0 1 1 1 1 1 11 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11111111111111111111110123456789灭00 0 0 0 0 0 00 0 0 0101灭0全灭

30、0 0 0 0 0 0 00灭灯81 1 1 1 1 1 110试灯显输 出入输功能和十进制数abcdefgY Y Y Y Y Y YLT RBI/BI RBO七段显示译码器与数码管的联接七段显示译码器与数码管的联接有灭有灭0控制的控制的8位数码显示系统位数码显示系统四、用译码器实现组合逻辑电路四、用译码器实现组合逻辑电路1. 基本原理基本原理二进制译码器的输出端提供了其输入变量的全部最小项。二进制译码器的输出端提供了其输入变量的全部最小项。0127AAAY 0120AAAY 0121AAAY 0, 1321 SSS0m 1m 7m 任何一个函数都可以任何一个函数都可以写成最小项之和的形式写成

31、最小项之和的形式74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S1 S2 S3 Y7 因此，加上必要的门电路，可以用译码器实现任何逻辑函数。因此，加上必要的门电路，可以用译码器实现任何逻辑函数。2. 基本步骤基本步骤(1) 选择集成二进制译码器；选择集成二进制译码器；(2) 写函数的标准与非写函数的标准与非-与非式；与非式；(3) 确认变量和输入关系；确认变量和输入关系；(4) 画连线图。画连线图。例例3.3.3 试利用试利用3线线-8线译码器线译码器74LS138设计一个多输出逻设计一个多输出逻辑电路，输出的逻辑函数为：辑电路，输出的逻辑函数为：CBABCACAZ

32、1CBABCZ23ZAB AB CABCCBCBAZ4解：解： (1)将将Z1Z4化为最小项之和的形式：化为最小项之和的形式：13456ZABCABCABCABCmmmm2137ZABCABCABCmmm3235ZABCABCABCmmm40247ZABCABCABCABCmmmm134563456Zmmmmm m m m2137137Zmmmm m m3235235Zmmmmmm402470247Zmmmmm m m m(2)化成与非化成与非-与非式：与非式：(3)设设A2= A 、A1= B、A0 = C则则 13456ZY Y Y Y2137ZY Y Y3235ZY Y Y40247ZY

33、 Y Y Y(4)画画图图 试用试用一片一片74LS138实现实现。1247Smmmm例例2 已知已知1位全加器的逻辑表达式为：位全加器的逻辑表达式为： S A B CIABCIABCIABCIABCI、 、CO A BCIABACIBCI、 、1247Sm m m m1 1ABCI74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S1 S2 S3 Y7 & CO S解：解：(1)化成标准与或式化成标准与或式(2)化成与非化成与非-与非式与非式(3)设设A2=A、A1=B、A0=CI (4)画图画图3567mmmm3567COmmmm COABCIABCIABC

34、IABCI3.3.3 数据选择器数据选择器 ( Data Selector )数数据据传传输输方方式式0110发送发送0110并行传送并行传送0110串行传送串行传送并并- -串转换：串转换：数据选择器数据选择器串串- -并转换：并转换：数据分配器数据分配器接收接收0110 能够从一组输入数据中选出某一个输出的电能够从一组输入数据中选出某一个输出的电路，也称为路，也称为多路选择器多路选择器、多路开关多路开关。一、工作原理一、工作原理输输入入数数据据输输出出数数据据选择控制信号选择控制信号A0Y4选选1数据选择器数据选择器D0D3D1D2A10 0 0 1 1 0 1 1 D0D1D2D34选选

35、1数据选择器原理图数据选择器原理图数据选择器：数据选择器：010110210310()YD A AD A AD A AD A A S0 0 0 1 1 0 1 1 = D0= D1= D2= D3分析下列电路的功能分析下列电路的功能函数式：函数式：功能：功能：4选选1数据选择器数据选择器CMOS集成电路中常用传输门组成数据选择器，如集成电路中常用传输门组成数据选择器，如CC14539。-双双4选选1数据选择器数据选择器(74LS153)1&11YA11A0D0D1D2D31S0S 时二、扩展二、扩展A2 D0 1Y1CC14539D10D13D12Y1D20D21D23D22Y2D11

36、S1S2A0 A1 A0 A1 D1 D2 D3 D4 D5 D6 D7 试用一片双试用一片双4选选1数选器数选器CC14539组成一个组成一个8选选1数据选择器。数据选择器。012701210120AAADAAADAAADY 三三、用数据选择器实现组合逻辑电路、用数据选择器实现组合逻辑电路1.1.基本原理基本原理 数据数据选择器输出为标准与或式，含地址变量的全部选择器输出为标准与或式，含地址变量的全部最小项。最小项。013012011010AADAADAADAADY 4 选选 18 选选 1S=1时：时： 而任何组合逻辑函数都可以表示成为最小项之和的形而任何组合逻辑函数都可以表示成为最小项之

37、和的形式，故可用数据选择器实现。式，故可用数据选择器实现。02101210221032104210521062107210YD A A AD A A AD A A AD A A AD A A AD A A AD A A AD A A A2. 步骤步骤(1) 写出函数的写出函数的标准与或式标准与或式和数据选择器和数据选择器表达式表达式；(2) 对照比较对照比较确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系；(3) 画连线图。画连线图。例例1：试用：试用4选选1数据选择器实现例数据选择器实现例3.2.2的交通灯信号监视电路。的交通灯信号监视电路。 ZR A GRAGRAGRAGRAG

38、解：解：S =1时时 4选选1013012011010AADAADAADAADY ( )()(1)ZR A GR AGR AGAG 令令A1 =A，A0=G则：则：0DR12DDR31D 输入变量可能是变量输入变量可能是变量(原变量或反变量原变量或反变量)，也，也可能是常量可能是常量(0或或1)。(1)标准与或式标准与或式(2)确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系(3) 画连线图画连线图013012011010AADAADAADAADY ZR AG RAG RAG RAG RAG如果令如果令 A1=R, A0=A比较对照：比较对照：0DG12DDG31D 74LS153

39、12D0D1D2D3A1A0YS AGZ1 R 1思考：思考：( )()() 1G RAG RAG RARA 则：则：RAG例例2：分别分别用用74LS153(4选选1数据选择器数据选择器)和和74LS152(8选选1)实现实现函数函数F=AB+BC+AC。解：解：标准与或式标准与或式ABCCABCBABCAF 数据选择器数据选择器013012011010AADAADAADAADY 确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系令令 A1 = A, A0 = B01 BAABCBACBAF则则 D0 = 0 D1 =D2 = C D3 = 1ABDBADBADBADY3210 F

40、A B1C 画连线图画连线图Y1/2 74LS153D3D2D1D0A1A0S(1)(1)用用4选选1数据选择器数据选择器来设计来设计 (2)用用8选选1数据选择器来实现数据选择器来实现标准与或式标准与或式FABCABCABCABC02101210221032104210521062107210YD A A AD A A AD A A AD A A AD A A AD A A AD A A AD A A A8选选1：令令A2=A, A1=B, A0=C D3=D5=D6=D7=1 D0=D1=D2=D4=0 0001011()()()()()()(1)()ABCABCABCABCABCABCA

41、BCABCVCC 地地1324567816 15 14 13 12 11 10 974LS152D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y S74LS152D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 YSABCF01画连线图画连线图确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系(1)用具有用具有n 位地址输入的数据选择器可以设计任何形式输位地址输入的数据选择器可以设计任何形式输入变量入变量不大于不大于n+1的逻辑函数。的逻辑函数。(2)设计时可以采用函数式比较法，控制端作为输入端，数设计时可以采用函数式比较法，控制端作为输入端，

42、数据输入端可以综合为一个输入端。据输入端可以综合为一个输入端。总结总结3.3.4 加法器加法器功能：实现二进制数的加法运算功能：实现二进制数的加法运算一、一、1 1位加法器位加法器1. 半加器半加器（Half Adder）两个两个 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。A+B = S (和和) CO (进位进位)0 00 11 01 10 01 01 00 1SABABCOAB真真值值表表函数式函数式BA 1 0 1 11 1 1 0+100101111高位进位高位进位0-低位进位低位进位- S A B S CO逻逻辑辑图图曾曾用用符符号号国国标标符符号号S&

43、AB=1COCOSABCOHASABCOSABABCOAB函函数数式式BA 2. 全加器全加器（Full Adder）两个两个 1 位二进制数相加，位二进制数相加，考虑低位进位考虑低位进位。 A+ B+ CI ( 低位进位低位进位 ) = S ( 和和 ) CO ( 向高位进位向高位进位 )真值表真值表 SABCIABCIABCIABCICOABCIABCIABCIABCI标准标准与或式与或式0 01 01 00 11 00 10 11 1A B CI0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SCOA B CI S CO卡诺图卡诺图ABC0100 01 1

44、1 101111S0110ABC0100111111CO圈圈 “ 0 ” SABCIABCIABCIABCICOABACIBCI SABCIABCIABCIABCICOABACIBCI最简与或式最简与或式圈圈 “ 1 ”逻辑图逻辑图(a) 用用与门、或门与门、或门和和非门非门实现实现曾用符号曾用符号国标符号国标符号COCISA B CICOFASA B CICO&1111ASCOBCI1(b) 用用与或非门与或非门和和非门非门实现实现&1&1111COSABCI SABCIABCIABCIABCICOABACIBCI3. 集成全加器集成全加器TTL：74LS183CMO

45、S：C661双全加器双全加器1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2A 2B 2CI 1CO1S2S 1CI 2CO 1A1BVSS 地地VCC 2A 2B 2CI 2CO2SVCC 2A 2B 2CI 2CO1A1B1CI 1F GND1A 1B 1CI1S1CO1CO 2F二、多位加法器二、多位加法器1. 4 位串行进位加法器位串行进位加法器特点：特点：电路简单，连接方便。电路简单，连接方便。速度低速度低 = 4 tpdtpd- 1位全加器的平均传输延迟时间位全加器的平均传输延迟时间 01230123BBBBBAAAAA C1S1B1A1COS SCIC2S

46、2B2A2COS SCICOS3B3A3COS SCIC0S0B0A0COS SCICI2. 超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产生。作加法运算时，总进位信号由输入二进制数直接产生。00000()()COA BAB CI111110()()()COABABCO11110000()()ABABA BAB CI特点特点优点：速度快优点：速度快缺点：电路比较复杂缺点：电路比较复杂1()() ().iiiiiiCOABABCO-00000()()COA BAB CI111110000()()()COABABA BAB CI超前进位电路超前进位电路 S3 S2 S1

47、 S0COA3B3A2B2A1B1A0B0CICICICICI(CO)0(CO) 1(CO)2集成芯片集成芯片CMOS：CC4008TTL： 74283 74LS283三、用加法器设计组合电路三、用加法器设计组合电路-用在加（减）某一常数的场合用在加（减）某一常数的场合例：将例：将8421-BCD码转换为余码转换为余3码。码。8421 码码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1余余 3 码码0 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0

48、 1 01 0 1 11 1 0 0D C B AY3Y2Y1Y032 1 00011YY YYDCBA解：解：通过分析可知：只要在通过分析可知：只要在8421码上码上加常数加常数3即可。即可。A3A2A1A0B3B1B0B2CICOS3S2S1S0Y3Y2Y1Y0DCBA01输入输入8421码码输出余输出余3码码3.3.5 数值比较器数值比较器一、一、1 位数值比较器位数值比较器0 00 11 01 10 1 00 0 11 0 00 1 0真值表真值表A BY( A B ) Y( A =B ) Y( A B )Y( A = B )Y( A B ) 1位位比较器比较器AB功能：比较两个二进制数的大小。功能：比较两个二进制数的大小。函数式函数式()A BYAB()A BYABAB