计算机组成原理--计算机的逻辑部件_第1页
计算机组成原理--计算机的逻辑部件_第2页
计算机组成原理--计算机的逻辑部件_第3页
计算机组成原理--计算机的逻辑部件_第4页
计算机组成原理--计算机的逻辑部件_第5页
已阅读5页,还剩14页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第二章第二章计算机中常用的逻辑部件2一、加法器不考虑进位输入时,两数码不考虑进位输入时,两数码XnXn、YnYn相加称为相加称为半半加器加器;若考虑低位进位输入;若考虑低位进位输入Cn-1Cn-1相加,则称为相加,则称为全加器全加器。全加和全加和FnFn和进位输出和进位输出CnCn的表示式分别为:的表示式分别为:Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1CnCn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1= XnYnCn-1+ XnYnC

2、n-1+ XnYnCn-1+ XnYnCn-13简单串行级联的4位全加器4将将4个全加器相连可得个全加器相连可得4位加法器,但其加位加法器,但其加法时间长。因为位间进位是串行传送的,本位法时间长。因为位间进位是串行传送的,本位全加和全加和Fi必须等低位进位必须等低位进位Ci-1来到后才能进行,来到后才能进行,加法时间与位数有关。只有改变进位逐位传送加法时间与位数有关。只有改变进位逐位传送的路径,才能提高加法器工作速度。的路径,才能提高加法器工作速度。较好解决办法之一是采用较好解决办法之一是采用“超前进位产生超前进位产生电路电路”来同时形成各位进位,从而实行快速加来同时形成各位进位,从而实行快速

3、加法,称这种加法器为法,称这种加法器为超前进位加法器超前进位加法器。5并行进位并行进位 分析进位逻辑表达式,可将分析进位逻辑表达式,可将Ci改写为以下形式:改写为以下形式: Ci= AiBiCi-1+AiBiCi-1+ AiBiCi-1+ AiBiCi-1 CiAiBiAiCi1BiCi1 AiBi(AiBi)Ci1 令令GiAiBi 令令PiAiBi 则则CiGiPiCi1 其中:其中: Gi=XiYi 称为进位产生函数称为进位产生函数 Pi=Xi+Yi 称为进位传递函数称为进位传递函数 Gi的意义是:当的意义是:当 Xi、Yi 均为均为“1”时定会产生向高位的进位。时定会产生向高位的进位。

4、 Pi的意义是:当的意义是:当Xi和和Yi中有一个为中有一个为“1”时,若同时低位有时,若同时低位有进位输入,则本位也将向高位传送进位。进位输入,则本位也将向高位传送进位。6四级进位信号的逻辑表达式四级进位信号的逻辑表达式C1=G1+P1C0C2=G2+P2C1 =G2+P2(G1+P1C0) =G2+P2G1+P2P1C0同理同理C3=G3+P3C2 =G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4C3 =G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C078并行进位的优点是速度快,但线路较复杂。随着并行进位的优点是速度快,但线路较复杂。随着位数的增加,进位

5、形成逻辑的输入变量增加,门的输位数的增加,进位形成逻辑的输入变量增加,门的输入端要增多,以致在实际构成时发生困难。入端要增多,以致在实际构成时发生困难。因此,考虑到实际逻辑电路和工程实践的现实性,因此,考虑到实际逻辑电路和工程实践的现实性,一般将加法器分成若干组。随着组内进位逻辑与组间一般将加法器分成若干组。随着组内进位逻辑与组间传递逻辑的不同选择,形成了多种进位链结构。常见传递逻辑的不同选择,形成了多种进位链结构。常见的两种是组间串行和组间并行。的两种是组间串行和组间并行。9单重分组跳跃进位以以16位加法器为例。这种加法器可分为四组,每位加法器为例。这种加法器可分为四组,每组四位,组内采用并

6、行进位结构,组问则采用串行进组四位,组内采用并行进位结构,组问则采用串行进位传送结构,这种方法称为单重分组跳跃进位。位传送结构,这种方法称为单重分组跳跃进位。整个整个16位加法器将有四套结构相同的小组组内进位加法器将有四套结构相同的小组组内进位链,结构的规整有利于调试和维修。位链,结构的规整有利于调试和维修。10单重分组跳跃进位11多重分组跳跃进位当位数较多时,则组数较多,仅组间进位的串行当位数较多时,则组数较多,仅组间进位的串行传递也会带来较大的延迟,因此可让组间进位也采用传递也会带来较大的延迟,因此可让组间进位也采用并行进位链结构,这将能进一步提高运算速度。并行进位链结构,这将能进一步提高

7、运算速度。这种方法实际上是将整个加法器分级,每一级都这种方法实际上是将整个加法器分级,每一级都采用并行进位,因此称为多重分组跳跃进位法。采用并行进位,因此称为多重分组跳跃进位法。12并行进位加法器构成并行进位加法器构成 根据并行进位结构,可以很方便的构成并行进位根据并行进位结构,可以很方便的构成并行进位加法器。加法器。并行进位结构FA4FA3FA2FA1 A4 B4 C3 A3 B3 C2 A2 B2 C1 A1 B1 C0F4F3F2F1C4P4P1G4G113与74181型ALU连用的超前进位产生电路1415CN+XCN+ZCN+Y16 用两个16位全先行进位部件(74182)和八个74181可级连组成的32位ALU电路。 用四个16位全先行进位部件(74182)和十六个74181可级连组成的64位ALU电路。17由于集成器件的集成度的提高,允许更多位的由于集成器件的集成度的提高,允许更多位的ALUALU集成在一个芯片内。集成在一个芯片内。例如例如AMDAMD公司的公司的AM29332AM29332为为3232位位ALU,ALU,而在而在IntelIntel公公司的司的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论