第3章存储器(微机原理)

1、3.1 概述概述 存储器的分级体系结构存储器的分级体系结构简单的简单的二级二级结构结构：主主 存存 辅辅 存存 一般为半导体存储器，一般为半导体存储器，也称为短期存储器；也称为短期存储器； 解决读写解决读写速度速度问题；问题； 包括磁盘（中期存储包括磁盘（中期存储器）、磁带、光盘（长期器）、磁带、光盘（长期存储）等；存储）等； 解决存储解决存储容量容量问题；问题； 微机系统中存储器采用分级体系结构的根本目的微机系统中存储器采用分级体系结构的根本目的是为了协调速度、容量、成本三者之间的矛盾。是为了协调速度、容量、成本三者之间的矛盾。四级结构寄存器寄存器 Cache 主存主存 辅存辅存CPU内部高

2、内部高速电子线路速电子线路(如触发器如触发器)一级：在一级：在CPU内部内部二级：在二级：在CPU外部外部 一般为静态随一般为静态随机存储器机存储器SRAM。一般用动态随机存储器一般用动态随机存储器DRAM存放临存放临时数据，而用闪速存储器时数据，而用闪速存储器FLASH存放存放固化的程序和数据（即固件固化的程序和数据（即固件fireware）磁盘、磁带、磁盘、磁带、光盘等光盘等其中：其中：cache-主存结构解决主存结构解决高速度与低成本高速度与低成本的矛盾；的矛盾；主存主存-辅存结构利用虚拟存储器解决辅存结构利用虚拟存储器解决大容量与低成本大容量与低成本的矛盾的矛盾；只有主存（内存）占只有

3、主存（内存）占用用CPU的地址空间的地址空间PC/XT机系统内存空间的划分机系统内存空间的划分256KB RAM( (系系统统板板) )384KB RAM( (扩扩展展板板) )128KB RAM保保留留( (包包括括显显存存) )192KB ROM( (扩扩展展板板) )24KB ROM( (系系统统板板，可可扩扩展展) )32KB ROM(BASIC解解释释程程序序)8KB ROM(BIOS)00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HFFFFFHFE000H640KB常规内存常规内存128KB保留保留RAM256KBROM存

4、储器的分类及选用存储器的分类及选用按按存存储储介介质质分分类类半导体半导体存储器存储器磁介质存储器磁介质存储器光存储器光存储器Multi-SRAMNV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；型计算机或高速微机中；MOS型型掩膜掩膜ROM一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM电可擦除电可擦除E2PROM可编程只读存储器可编程只读存储器FLASH读写读写存储器存储器RAM只读只读存储器存储器ROM（按读（按读写功能写功能分类分类)（按器（按器件原理件原理分类）分类）静态静态S

5、RAM动态动态DRAM： 集成度高但存取速度较低集成度高但存取速度较低 一般用于需要较大容量的场合。一般用于需要较大容量的场合。速度较快，集成速度较快，集成度较低，一般用度较低，一般用于对速度要求高、于对速度要求高、而容量不大的场而容量不大的场合。合。(按存储按存储原理分类原理分类)3.2.1 静态静态RAM的六管基本存储单元的六管基本存储单元集成度集成度低低，但速度，但速度快快，价格，价格高，常用做高，常用做Cache。1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据

6、D。T1T2ABT3T4+5VT5T63.行选择行选择线有效（高电线有效（高电 平）平）时，时，A 、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O4.列选择列选择线有效（高电线有效（高电 平）平）时，时，C 、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。 1CSOEWE 3.2.2 存储器访问周期的时序存储器访问周期的时序 动态动态RAM的单管基本存储单元的单管基本存储单元集成度集成度高高，但速度较，但速度较慢慢，价格低，一般用作主存价格低，一般

7、用作主存。行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O1. 电容上存有电荷时，表示存储电容上存有电荷时，表示存储数据数据A为逻辑为逻辑1；2. 行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；3. 列选择线有效时，数据通过列选择线有效时，数据通过T2送至芯片的数据引脚送至芯片的数据引脚I/O；4. 为防止存储电容为防止存储电容C放电导致数放电导致数据丢失，必须定时进行刷新；据丢失，必须定时进行刷新；5. 动态刷新时行选择线有效，而动态刷新时行选择线有效，而列选择线无效。（刷新是逐行列选择线无效。（刷新是逐行进行的。）进行的。）刷新放大器刷新放大器动

8、态读写存贮器（动态读写存贮器（DRAM），），以其速度快、集成度高、功耗以其速度快、集成度高、功耗小、价格低在微型计算机中得小、价格低在微型计算机中得到极其广泛地使用。到极其广泛地使用。 （1）动态存贮器芯片）动态存贮器芯片2164A的引线的引线 A0A7为地址输入端。为地址输入端。 DIN和和DOUT 是芯片上的数据是芯片上的数据线。线。 RAS为行地址锁存信号。为行地址锁存信号。 CAS为列地址锁存信号。为列地址锁存信号。 WE为写允许信号。为写允许信号。 64K1bit的HMOSDRAM芯片 RASCAS CASRASCASRAS OEPGM/CEPGM/CEOE特点特点1 1、使内部存

9、储信息在不加电的情况下保持、使内部存储信息在不加电的情况下保持1010年左右年左右2 2、可以用比较快的速度将信息擦除以后重写，、可以用比较快的速度将信息擦除以后重写，反复擦写达几十万次，可以实现分块擦除和重反复擦写达几十万次，可以实现分块擦除和重写，也可以按字节擦除与重写。还具有非易失写，也可以按字节擦除与重写。还具有非易失性，可靠性能好，速度快以及容量大等许多优性，可靠性能好，速度快以及容量大等许多优点点1 1CPUCPU总线的负载能力总线的负载能力3.5.1 几点考虑几点考虑2 2CPUCPU的时序与存储器存取速度之间的配合的时序与存储器存取速度之间的配合 3 3存储器结构的选定存储器结

10、构的选定4 4片选信号及行、列地址产生机制片选信号及行、列地址产生机制 存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展 以实现按字节编以实现按字节编址的结构址的结构 进行进行字扩展字扩展 以满足总容量以满足总容量的要求的要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制 u位扩展：因每个字的位数不够而扩展数据输出线的数目；位扩展：因每个字的位数不够而扩展数据输出线的数目；u字扩展：因总的字数不够而扩展地址输入线的数目，所以字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为地址扩展；也称为地址扩展；存储芯片的位扩展存储芯片的位扩展64K*1I/

11、O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个形成整个模块的地址线和控制线，而各芯片的模块的地址线和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形形成整个模块的数据线（成整个模块的数据线（8bit宽度）。宽度）。 A0 A15R/WCS等效为等效为64K*8A0 A15D0 D7R/WCS 如果存储器的容量要求是如果存储器的容量要求是

12、4K8bit，而我们只有，而我们只有静态随机存取存储器静态随机存取存储器2141（4K1bit）满足不了）满足不了8位的位的字长要求，此时就需要字长要求，此时就需要8片片2141进行位扩展，由进行位扩展，由1位扩位扩展为展为8位来满足要求。位来满足要求。 如果存储器的容量要求是如果存储器的容量要求是1K8bit，而我们只有静，而我们只有静态随机存取存储器态随机存取存储器2114（1K4bit）同样满足不了）同样满足不了8位位的字长要求，此时就需要的字长要求，此时就需要2片片2114进行位扩展，由进行位扩展，由4位扩位扩展为展为8位来满足要求。位来满足要求。存储芯片的字扩展存储芯片的字扩展用用8

13、K8bit的芯片扩展实现的芯片扩展实现64KB存储器存储器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8译译码码器器Y0Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据地址线、控制线和数据线互连线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线 ， CPU的的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选

14、线片选线 。 A0 A12R/W64K*8A0 A15D0 D7R/WCS等效为等效为 如果存储器的容量要求是如果存储器的容量要求是16K8bit，而我们只有，而我们只有只读存取存储器只读存取存储器EPROM2764（8K8bit）同样满足不）同样满足不了容量要求，此时就需要了容量要求，此时就需要2片片2764进行位扩展，由进行位扩展，由8K存储单元扩展为存储单元扩展为16K存储单元来满足要求。存储单元来满足要求。存储芯片的字、位同时扩展存储芯片的字、位同时扩展用用16K4bit的芯片扩展实现的芯片扩展实现64KB存储器存储器16K*416K*4D0 D3D4 D716K*416K*416K*

15、416K*416K*416K*4 首先对首先对芯片芯片分组进分组进行位扩展行位扩展，以实现按字以实现按字节编址；节编址； 其次设其次设计个芯片组计个芯片组的的片选进行片选进行字扩展字扩展，以，以满足容量要满足容量要求；求；64K*8A0 A15D0 D7R/WCS等效为等效为A0 A13R/W24译码器译码器A15A14CS 如果存储器的容量要求是如果存储器的容量要求是2K8bit，而我们只有，而我们只有2114（1K4bit），这样既满足不了字长要求也满足），这样既满足不了字长要求也满足不了容量要求，此时就需要不了容量要求，此时就需要4片片2114进行位扩展和字扩进行位扩展和字扩展。展。存储

16、器模块设计存储器模块设计u确定芯片确定芯片型号及数量型号及数量 根据容量、速度、价格、功耗等要求，确定芯根据容量、速度、价格、功耗等要求，确定芯片的具体型号和数量。如考虑选用片的具体型号和数量。如考虑选用SRAM还是还是DRAM，是否需要，是否需要E2PROM、FLASH等等等等思考思考：若要求：若要求扩展扩展64K容量的内存，以下几种选择哪种最优？容量的内存，以下几种选择哪种最优？ 64K 1的芯片数量的芯片数量N=(64K 8)/(64K 1)=1 8片片;需位扩展需位扩展 8K 8的芯片数量的芯片数量N=(64K 8)/(8K 8)=8 1片；片；需字扩展需字扩展 16K 4的芯片数量的

17、芯片数量N=(64K 8)/(16K 4)=4 2片；片；需字位扩展需字位扩展芯片的芯片的种类和数量种类和数量应越少越好；在芯片数量相同的应越少越好；在芯片数量相同的情况下应考虑总线的情况下应考虑总线的负载能力负载能力和系统连接的和系统连接的复杂性复杂性。从总线负载和系统连接来看，第二种选择最好。从总线负载和系统连接来看，第二种选择最好。存储器模块设计存储器模块设计u内存内存地址空间的分配地址空间的分配 在在PC机中，大部分存储区域已被系统使机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选用或被系统保留，用户扩展存储器可选择的地址范围一般落在择的地址范围一般落在0C0000H

18、0DFFFFH范围内。当然，实际设计时，范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否还需要考虑系统的具体配置，以及是否需要设置选择开关来在改变扩展存储器需要设置选择开关来在改变扩展存储器的地址范围的地址范围 用户扩展用户扩展存储器地址空间存储器地址空间的范围决定了的范围决定了存储芯片的存储芯片的片选信号片选信号的实现方式的实现方式另外，如果系统中数据总线的宽度大于另外，如果系统中数据总线的宽度大于8bit，如第，如第二章中所述的二章中所述的8086微处理器系统，为了能同时进行微处理器系统，为了能同时进行8位和位和16位操作，还应该设计位操作，还应该设计高位库和低位库高位库和低位

19、库。 即根据选定存储芯片的特点确定其即根据选定存储芯片的特点确定其字位扩展方式字位扩展方式：通常各存储芯片上的通常各存储芯片上的地址线及读写控制线均互连地址线及读写控制线均互连，而，而数据线和片选线数据线和片选线的连接方式需根据具体情况确定。的连接方式需根据具体情况确定。设计较大容量存储器时宜选用容量为设计较大容量存储器时宜选用容量为N1的存储的存储芯片芯片进行位扩展进行位扩展，而，而不选用字扩展不选用字扩展，为什么？，为什么？地址总线的地址总线的低位地址线低位地址线直接与各存储芯片的地址线连接。所直接与各存储芯片的地址线连接。所需需低位地址线的数目低位地址线的数目N与存储芯片容量与存储芯片容

20、量L的关系：的关系：L2N。地址总线余下的地址总线余下的高位地址线高位地址线经译码后，做各存储芯片的经译码后，做各存储芯片的片选片选。通常通常M/IO信号也参与片选译码信号也参与片选译码 CPU与存储器连接包括地址总线、数据总线、控制总线与存储器连接包括地址总线、数据总线、控制总线的连接。的连接。1地址译码器地址译码器 单片的存储器芯片其容量是有限，微型计算机系统的存储器单片的存储器芯片其容量是有限，微型计算机系统的存储器系统一般是由多片存储器组成。系统一般是由多片存储器组成。CPU要对存储器进行读写，首要对存储器进行读写，首先要对存储芯片进行片选，之后从被选中的存储芯片中选择所先要对存储芯片

21、进行片选，之后从被选中的存储芯片中选择所要读写的存储单元。片选是通过地址译码来实现的，译码的方要读写的存储单元。片选是通过地址译码来实现的，译码的方法可以通过逻辑电路来进行译码，也可以利用译码器进行译码。法可以通过逻辑电路来进行译码，也可以利用译码器进行译码。利用译码器进行译码使电路简单易懂。常用译码器有利用译码器进行译码使电路简单易懂。常用译码器有2/4译码器译码器和和3/8译码器。译码器。表表3.9 74LS138的功能表的功能表P77二、片选信号可以采用二、片选信号可以采用线译码、部分译码和全译码线译码、部分译码和全译码等三种方等三种方式（或三种方式的组合）来实现。式（或三种方式的组合）

22、来实现。u 线译码线译码u 部分译码部分译码u 全译码全译码每组芯片使用一根地址线作片选；每组芯片使用一根地址线作片选；只有部分高位地址线参与译码形成片选信号；只有部分高位地址线参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；全部高位地址线都参与译码形成片选信号；地址信号不完全确地址信号不完全确定，所以存在地址定，所以存在地址重叠问题，浪费寻重叠问题，浪费寻址空间，并可能导址空间，并可能导致误操作；致误操作；例设某系统地址总线宽度为设某系统地址总线宽度为20bit，数据总线宽度为，数据总线宽度为8bit。现采用现采用8K 8芯片实现芯片实现32KB扩展存储器，要求其扩展存储器，要求

23、其地址地址从从0C0000H 开始开始，试画出该扩展存储器与系统三总线，试画出该扩展存储器与系统三总线的连接方式。的连接方式。扩展存储器共需要扩展存储器共需要8K 8的的存储芯片数量存储芯片数量N(32K 8)/ (8K 8)=4 1片片u数据线数据线：不要位扩展，芯片数据线互连后与系统数据线连接：不要位扩展，芯片数据线互连后与系统数据线连接u读写控制线读写控制线：所有芯片的读：所有芯片的读/写线分别互连后与系统相连写线分别互连后与系统相连u低位地址线低位地址线：8K容量的存储芯片需要容量的存储芯片需要13根地址线进行字选，根地址线进行字选，所有芯片地址线互连后与系统的低所有芯片地址线互连后与

24、系统的低13位地址线（位地址线（A0A12）连接；）连接；u高位地址线高位地址线：剩余的：剩余的7根系统地址线（根系统地址线（A13 A19）可用于产生所）可用于产生所需的需的4根片选线；根片选线；芯芯 片片A19 A15 A14A13A12A0地址空间（顺序方式）地址空间（顺序方式）0C1FFFH0C0000H0C3FFFH0C2000H0C5FFFH0C4000H0C7FFFH0C6000H全译码方式下，系统的全译码方式下，系统的每一条地址线都应该参与译码每一条地址线都应该参与译码。设该扩。设该扩展存储器占用展存储器占用0C0000H开始开始的一段连续地址空间，则可用下表的一段连续地址空间

25、，则可用下表表示系统地址信号与各芯片所占地址空间的关系：表示系统地址信号与各芯片所占地址空间的关系：111111111111100000000000001100000110000111000101100011从该表中可以看出：从该表中可以看出：u 低位地址线低位地址线A12A0应直接接在存储芯片上，寻址片内应直接接在存储芯片上，寻址片内8K单元；单元；u 次高位地址线次高位地址线A14、A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；最高位地址线最高位地址线A19A15及控制信号及控制信号M/(/IO)可用作片选信号有效可用作片选信号有效的使能控制；的使能控制；D0

26、 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07用门电路完成片选译用门电路完成片选译码，电路结构看起来比码，电路结构看起来比较复杂。较复杂。A19 A18 A17A16 A13 A14 A15 M/IOR/W用译码器代替门电路用译码器代替门电路完成片选译码，电路工完成片选译码，电路工作稳定，结构简练。作稳定，结构简练。24译码器译码器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07用部分译码法实现扩展存储器的片选设计用部分译码法实现扩展存储器的片选设计

27、芯片芯片A19 A15 A14A13A12 A0地址空间（顺序方式）地址空间（顺序方式）0011111111111110000000000000011011与全译码方式的唯一区别是：系统最高段地址信号（与全译码方式的唯一区别是：系统最高段地址信号（ A19A15 ）不参与片选译码，即这几位地址信号可以为任何值。不参与片选译码，即这几位地址信号可以为任何值。共占用共占用25组地组地址址000001100011111110001100011000001FFFH 000000H0C1FFFH0C0000H0F9FFFH 0F8000H造成造成地址地址空间空间的重的重叠叠0C3FFFH0C2000H0

28、C5FFFH0C4000H0C7FFFH0C6000H4个片选信号必须使用个片选信号必须使用4根地址线，电路结构简单，缺点是：根地址线，电路结构简单，缺点是：u 系统必须保证系统必须保证A16A13不能同时为有效低电平；不能同时为有效低电平；u 同部分译码法一样，因为最高段地址信号（同部分译码法一样，因为最高段地址信号（ A19 A15 ） 不参与译码，也存在地址重叠问题；不参与译码，也存在地址重叠问题；A13 A16A14 A15思考：试写出各芯片占用的地址空间。思考：试写出各芯片占用的地址空间。R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07第一

29、片第一片 A19A13=1000 000，地址范围是，地址范围是 80000H81FFFH第二片第二片 A19A13=1000 001，地址范围是，地址范围是 82000H83FFFH第三片第三片 A19A13=1000 010，地址范围是，地址范围是 84000H85FFFH第四片第四片 A19A13=1000 011，地址范围是，地址范围是 86000H87FFFH第一片第一片A18=0，A19A13=1000 000，地址范围是，地址范围是 80000H81FFFH第一片第一片A18=1，A19A13=1100 000，地址范围是，地址范围是 C0000HC1FFFH第二片第二片A18=0，A19A13=1000 001，地址范围是，地址范围是 82000H83FFFH第二片第二片A18=1，A19A13=1100 001，地址范围是，地址范围是 C2000HC3FFFH第三片第三片A18=0，A19A13=1000 010，地址范围是，地址范围是 84000H85FFFH第三片第三片A18=1，A19A13=1100 010，地址范围是，地址范围是 C4000HC5FFFH第四片第四片A18=0，A19A13=1000 011，地址范围是，地址范围是 86000H87FFFH第四片第四片A18=1，A19A13=1100 011，地址范围是，地址范围是 C60