数字集成电路第6章

1、集成注入逻辑电路集成注入逻辑电路(I2R)电路电路l特点:集成密度高;功耗低;延时功耗积小;成本低;工艺与其他集成电路兼容;数模作在同一芯片中l结构:一种单管输入多管输出的反向器l由一横向PNP管和一倒置的NPN管构成lPNP管的集电极和NPN管的基极共用lPNP管的基极和NPN管的发射极共用l又称合并的MTL电路(merged)集成注入逻辑电路集成注入逻辑电路(I2L)电路电路lNPN管是倒置的,普通晶体管的集电区作为发射区,发射区作为集电区.NPN管发射区接地,各单元电路间不需要隔离,简化工艺,缩小面积.l每个单元电路只有一对互补的管子,有两对电极共用,电路形式简单,元件少,单元内部没有互

2、连线l单元电路中没有电阻,横向PNP管代替了高值电阻,本级PNP管恒流注入管既是反向器的电流源,又是前级的负载,使单元电路的面积缩小,功耗下降.I2L基本单元电路工作原理基本单元电路工作原理mVVVVLIVVIVVVIBCESOLOHCESCESPBEBP)6020(Q,.,Q,Q,7 . 0,Q,Q,Q,10N220N2N2N2N2N1集电极输出为低电平的其时电路的输入高电平当所以的饱和压降出端的饱和压降近似其各输处于深饱和就可使足够大如果导通管全部流入点的电流注入到管截止时前级输出为I2L基本单元电路工作原理基本单元电路工作原理.,1, 0,7 . 0,7 . 0,Q222P发射结上管的可

3、近似看作全跨在而电源电压也处于深饱和状态管态时输入为当电路由此可见的管此时因此所以又始终是导通的而的集电结电压这是的故管有两对电极共用的管和因为NPPCEPPBEPPBENCBPPNQVQPNPVQPNPVVQVVVQQI2L基本单元电路工作原理基本单元电路工作原理.,65.0,7 .0,1,05.0,0222111结压降电路摆幅相当一其逻辑摆幅为电路如后级也为的负载情况有关与各自具体输出高电平态输出其各个集电极截止而管的集电极全部流入点的电流注入上管基本上跨接在此时略有减小其值随工作点的升高其饱和压降饱和时前级输出为LIVVVVVVVLIVQQIBQPNPVVVQOLOHLBEOHOHNNP

4、PPCESNNI2L基本单元电路工作原理基本单元电路工作原理起一电流源的作用的基极之间流动的集电极和管多集电极是在轮流在两个倒置的极电流其集电处于共基极状态管其中门多端输出的的非电路是一个单端输入处于临界饱和管态为当输入因此发射结电压仍为的集电结压降管,0,7 . 005. 0212NNPPPBEPBCBPPQQNPNIQPNPLIQPNPVVVVVQPNPI2L电路分析电路分析(倒置倒置NPN管对管对的影的影响响l反向运作的NPN管,发射区的电阻高;集电结面积比发射极面积小;表面复合,这三方面对影响大.l解决办法:提高发射区与基区杂质的比;提高发射区和基区中少数载流子的寿命;减小基区宽度;使

5、集电极与发射极面积之比为1;改善表面状态以减小表面复合.I2L电路分析电路分析(基极串联电阻基极串联电阻,对反对反向运用的向运用的NPN管管的影响的影响l发射极与基极接触孔的间距加大,基极电阻增大,结压降下降,导致下降l各集电极的基极串联电阻不同,会造成集电极电流的不均匀l解决办法:集电极排列方向和注入条平行,使基极引线孔到各个集电区的距离均匀,以提高和均匀性;注入条与集电区排列垂直,可采浓硼基区短路条或面积补偿方法.I2L电路分析电路分析(基极串联电阻基极串联电阻,对输对输出低电平的影响出低电平的影响)导通已接近增大或若降低电路抗干扰能力平增大管输出低电使管流入基极电阻管的将通过注入电流导通

6、时当2122221211221,6 . 0;300;2,QVVVAIKRRIRIVVQQRQIQCEBEPBBPBPCEBEBPI2L电路分析电路分析(基极串联电阻基极串联电阻,对传对传输时间的影响输时间的影响)l本级门由导通转为截止时,0-1l注入电流IP 由Q4 经Q2 管的基极接触孔通过前一级Q1 管的输出端放电.l放电速度与基极电阻有关提高横向提高横向PNP管的共基极电流增益管的共基极电流增益l基区宽度要小l少数载流子的寿命尽量长l发射结底面积与侧面积之比要小l发射结两侧浓度比尽可能大.对于侧面,要求l改善表面状态,降低表面复合率BCCB对于底面积,I2L电路分析电路分析(电路正常工作

7、的条电路正常工作的条件件)34011111114014113111:,)(:,:NIIIIQININIIQIIIQBCCBPCPCPBB即所以有其处于深饱和状态输出低电平则有个负载若有为入电流管集电极吸收的后级注被为管基极电流流入I2L电路分析电路分析(电路正常工作的条电路正常工作的条件件).,2:2:2:21:,02034013443所以负载能力有限不大管的的因为倒置的负载能力为所以电路正常工作的条件为即有表明有测试处于临界状态处于深饱和状态临界饱和深饱和NPNNLINNQQNPNPP电压传输特性和抗干扰能力电压传输特性和抗干扰能力.,755756252550700550:,50700,V,

8、OH用噪声容限并不影响其使所以工作电流较小且电源电压较低路的内部门但其只作大规模集成电高电平抗干扰能力较差高电平噪声容限低电平噪声容限之间中间值为与等于饱和压降输出低电平约为等于一个结压降输出高电平mVVVVmVVVVmVmVmVmVVVVVmVVVVmVVTHOHNHOLTHNLTHTHOLOHCESOLOLBEI2L电路延时功耗积电路延时功耗积lI2R电路由于工作电流小,电源电压低,以及单元内无电阻等原因,其功耗是很小的,每级I2R电路平均功耗可低达,6nW-7W/门,但I2R电路的传输延迟时间较大,一般为20-30nS,比TTL电路的10nS大的多,这主要由I2R电路结构特点和工作电流小

9、决定的I2L电路的逻辑组合电路的逻辑组合lI2L电路单端输入、多集电极输出的反向器l发射极都是接地的，l各单元都有PNP管恒流源注入，且注入条为公共的，l所以其单元电路有时可以简化l集电极开路输出，可以实现“线与”l很方便完成基本逻辑操作“正或非”、“正与非”I2L电路的工艺与版图设计电路的工艺与版图设计l全I2L电路工艺结构l一个芯片上全为I2L电路，而无其它类型的电路或输入输出接口电路同它相容，可分为外延型和非外延型。l混合I2L电路工艺结构l工艺控制lI2L电路的版图设计全全I2L电路工艺结构（非外延型）电路工艺结构（非外延型）l器件直接作在单晶衬底上l5次光刻,(深N+墙、P型基区、浅

10、 N+集电区、接触孔、铝互连），三次扩散（N+墙、P型基区、浅 N+）lNPN管对有要求；PNP对有要求l为了提高，衬底电阻越低越好l为了提高，衬底电阻越高越好，l折衷一下，一般照顾NPN管多一些，选0.1cm全全I2L电路工艺结构（非外延型电路工艺结构（非外延型）l优点:衬底单晶片缺陷较少l掺杂控制可较准l少子寿命长l有利于提高增益l且成本较低全全I2L电路工艺结构（外延型）电路工艺结构（外延型）l在N+衬底上外延一层电阻率为0.1 殴姆.cm的N型外延层材料,器件作在其上,其余工艺基本相同,l优点:可以减小发射区少子的存储;在NPN管中形成加速载流子渡越的杂质分布,从而减小渡越时间;又可解

11、决NPN和PNP对衬底的不同要求,有利于提高两者的增益混合混合I2L电路工艺结构电路工艺结构l混合I2L电路指在同一芯片上除了I2L电路外,还有其它电路l在高阻衬底上,进行N+埋层扩散;再在其上进行外延层扩散;依此进行P+隔离扩散、 深N+墙扩散、P型基区扩散、浅N+ 集电区扩散、接触孔光刻、铝互连光刻，七次光刻。五次扩散。l同时形成其它电路，灵活，但兼容性困难l无论哪种，要求少子寿命长、晶格完整性好，特别是不应还有会引起杂质快速扩散的微观缺陷以及有害的重金属杂质工艺控制工艺控制l采用无金工艺l低温退火l磷吸收l基区硼扩散l集电区磷扩散l接触孔光刻的针孔控制l横向PNP管基区宽度及其均匀性控制

12、I2L电路的版图设计（总体布局）电路的版图设计（总体布局）l由一根公用的注入条供电，把所有的多集电极NPN管按电路要求整齐地排列在注入条的两侧l有时由连接一个电源的几个注入条供电l考虑注入条均匀供电，把NPN管的基区排列在注入条的一侧，则会损失一部分电流。I2L电路的版图设计（注入条设计电路的版图设计（注入条设计考虑）考虑）l整个注入条开出接触孔,并且全部用铝条覆盖,作成等位线l使用多注入条时,要确保各注入对总电源等电位l不允许铝线跨越注入条,因为这样会增加注入条的电阻,影响注入条的均匀性l注入条的长度要适当考虑,虽然长的注入条对集成度有利,但它对制板和光刻的要求较高,铝线的电阻不得不考虑,较

13、大电流更为考虑l为了提高PNP的,提高侧面积与底面积比,注入条宽度在套刻精度允许的范围内尽可能地小.I2L电路的版图设计（电路的版图设计（NPN管基极管基极条的设计）条的设计）l基区的条宽相对注入条的排列方式以及引线孔的位置设计,直接影响逻辑门的工作电流、延迟时间以及电路的集成度l对集成度的影响ABCl驱动能力影响l正对注入条的有效宽度，称为有效基区周长，它决定注入电流的大小，有效基区周长越长，驱动能力越强l越靠近注入条的驱动能力越强I2L电路的版图设计（电路的版图设计（NPN管基极管基极条的设计）条的设计）l对电流范围的影响lNPN管基区的电阻，A排C3离注入条最远，基极串联电阻最大，C3端

14、电流增益最小，随电流变化最明显，这个门工作电流最小lC排三个输出端有相同的、很小的电阻，故工作电流较大l对延迟门的影响：C排速度最快；A排最慢l门间的互连线：A排连线容易；B、C次之I2L电路的版图设计（电路的版图设计（NPN管基极管基极条的设计）条的设计）lNPN管基区引线孔的选择：图6.14，A最快，C最慢,引线孔位置不同,引线孔的串联电阻大小不同,基区串联电阻越大充放电时间越长,速度越慢,图6.12中C排基极引线孔的选择,对速度影响不大lN+隔离环的使用:通常与集电区扩散同时进行作用有三l减小各相邻基区条之间的寄生PNP管的影响,使相邻基区条之间的间距缩小,从而提高集成度l改善地线的均匀性,l提高了NPN管的值,但隔离环的使用降低击穿电压,并引线孔光刻时的针孔,使成品率下降.I2L电路的版图设计（地线的考虑）电路的版图设计（地线的考虑）l地线的设置:重