数字电子技术基础—试题—选择

1、0的是：（C）、选择题：（选择一个正确的答案填入括号内，每题3分，共30分）1 .设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下，输出电压波形恒为图。ABC2 .下列几种TTL电路中，输出端可实现线与功能的电路是（A、或非门已与非门C、异或门DOC门3 .对CMOSf非门电路，其多余输入端正确的处理方法是（A、通过大电阻接地（1.5KQ）B、悬空C、通过小电阻接地（1KQ）Dk通过电阻接VCC4 .图2所示电路为由555定时器构成的（A）。A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5 .请判断以下哪个电路不是时序逻辑电路（C）。图2A、计数器已寄存器C、译码

2、器D触发器6 .下列几种A/D转换器中，转换速度最快的是（A）。A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D双积分A/D转换器7 .某电路的输入波形uI和输出波形uO如图3所示，则该电路为（C）。Uo图3A、施密特触发器B、反相器|'.|'|C、单稳态触发器D、JK触发器8 .要将方波脉冲的周期扩展10倍，可采用（C）。A、10级施密特触发器B10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数？=四+定+册与其相等的函数为（D）。A、广日七CTD、r一_10、一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。A、

3、4B、6C、8D、161、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）A、m1与m3Bm4与m6C、m5与m13Dm2与m82、 L=AB+C的对偶式为：（B）A、A+BCB（A+B）C;CA+B+CDABC3、半加器和的输出端与输入端的逻辑关系是（D）A、与非B、或非C与或非H异或-来源网络，仅供个人学习参考A2A1A0=101时，输出:4、TTL集成电路74LS138是3/8线译码器，译码器为输出低电平有效，若输入为455mxy。为出。5、属于组合逻辑电路的部件是（A）。A、编码器已寄存器C、触发器D计数器6.存储容量为8KX8位的RO附储器，其地址线为（C）条。A、8B、12G1

4、3D、14C）V。A、1.28B、1.54C、1.45D、1.568、T触发器中，当T=1时，触发器实现（C）功能。A、置1B、置0C、计数口保持9、指出下列电路中能够把串行数据变成并行数据的电路应该是（C）。A、JK触发器B、3/8线译码器C、移位寄存器D十进制计数器10、只能按地址读出信息，而不能写入信息的存储器为（B）。A、RAMBROMCPROMDEPROM1 .以下式子中不正确的是（C）a. 1?A=Ab. A+A=Ac. AB-ABd. 1+A=1X|Jy,2 .已知Y=AB+B+AB下列结果中正确的是（C）a. Y=Ab. Y=Bc. Y=A+B|LId. Y=AB3 .TTL反

5、相器输入为低电平时其静态输入电流为（C）a. 3mA"：1,j"x1Ib. +5mAc. 1mAd. 7mA4 .下列说法不正确的是（C）a.集电极开路的门称为OC门b.三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c.OC门输出端直接连接可以实现正逻辑的线或运算d利用三态门电路可实现双向传输5 .以下错误的是（B）a.数字比较器可以比较数字大小b.实现两个一位二进制数相加的电路叫全加器c.实现两个一位二进制数和来自低位的进位相加的电路叫全加器d.编码器可分为普通全加器和优先编码器6 .下列描述不正确的是（A）-来源网络，仅供个人学习参考a.触发器具有两种状态，当

6、Q=1时触发器处于1态b.时序电路必然存在状态循环c.异步时序电路的响应速度要比同步时序电路的响应速度慢d.边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7.电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（Ba.“110”b.“100”c.“010”d.“000”8、下列描述不正确的是（A）a.时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。b.寄存器只能存储小量数据，存储器可存储大量数据。c.主从JK触发器主触发器具有一次翻转性d.上面描述至少有一个不正确；.9.下列描述不正确的是（B）

7、.La.EEPROM具有数据长期保存的功能且比EPROM使用方便b.集成二一十进制计数器和集成二进制计数器均可方便扩展。c.将移位寄存器首尾相连可构成环形计数器d.上面描述至少有一个不正确1,将代码8421转换为二进制数（B）。A、（01000011）2B、（01010011）2C、（）2D、（）2r"2 .函数F=AB+AB的对偶式为（A）。A、（A+B）（A+B）b、A+Ba+b；C、AB*ABD、（AB）（AB）3 .有符号位二进制数的原码为（11101）,则对应的十进制为（C）。.,ITA、-29B、+29C、-13D、+13Jf-L4 .逻辑函数Y=AC+ABD+BCD（E

8、+F）的最简的与或式（B）O一A、AC+BD;B、AC+ABDC、AC+BD、A+BDA.X5 .逻辑函数的F=Ab+aB+BC的标准与或式为（A）。A、V（2,3,4,5,7）B、V（1,2,3,4,6）C、工（0,1,2,3,5）D、%（3,4,5,6,7）6 .逻辑函数Y（A,B,C）=Z（0,2,4,5）的最简与或非式为（A）。A、AcABB、ABACC、ACABD、ABACBC7 .逻辑函数Y（A,B,C,D）=£（1,2,4,5,6,9）其约束条件为AB+AC=0则最简与或式为（A）。-来源网络，仅供个人学习参考A、BC+CD+CDB、BC+CD+ACD；C、ACDCDC

9、Dd、ABBDAC8 .下图为TTL逻辑门，其输出Y为（A）。A、0B、1C、ABD、A*B9 .下图为OD门组成的线与电路其输出Y为（A）。A、1B、0C、BD、A*B10 .下图中触发器的次态方程Qn+1为（A）。A、AB、0C、QnD、Qn11 .RS触发器要求状态由0-1其输入信号为（A）。A、RS=01B、RS=X1C、RS=X0D、RS=1012 .电源电压为+12V的555定时器、组成施密特触发器,A、4VB、6VC、8VD、12V13 .为了将三角波换为同频率的矩形波，应选用（B）。A、施密特触发器B、单稳态触发器C、多谐振器D、计数器1 .十进制数85转换为二进制数为（D）二

10、二,':A.1001011B,1010011C.1100101D,10101012 .二进制数11011转换为十进制数为（B）A.32B.27C.64D.1284.8421BCD码110011.001表示十进制为（A）A.33.2B,51.0125C.63.2D,51.25 .在下列一组数中，与（111001）2相等的数是（C）A.（34）化B.（65）8C.（57）106 .下列数码均代表十进制数6,其中按余3码编码的是（C）A.0110;B.1100;C.10017 .“异或”逻辑与以下哪种逻辑是非的关系（C）A.“与”逻辑B.“或”逻辑C.“同或”逻辑8 .F1=bC+bc与F2

11、=bc+/C两函数的关系为（C）A.相同B.对偶C.反函数9 .n个变量，有多少个最小项（A）控制端开路，则该触发器的回差电压4Vt为（A）。A.2B.2nC.n10 .利用三极管的截止状态和什么状态实现开关电路的断开和接通（A.放大状态B.击穿状态C.饱和状态D.导通状态11 .TTL门电路是采用以下什么设计的门电路（A）A.双极型三极管B.单极型MOSfC.二极管D.三态门14 .逻辑电路的分析任务是（D）A.给定功能，通过一定白步骤设计出电路B.研究电路的可靠性C.研究电路如彳S提高速度D.给定电路，通过一定的步骤说明电路的功能-来源网络，仅供个人学习参考15 .组合逻辑电路不含有（A）

12、A.记忆能力的器件B.门电路和触发器C.门电路D.运算器16 .常用的一种3-8线译码器是（B）A.74148B,74138c.7448D,7415117.74138是（B）A.时序逻辑器件B.组合逻辑器件C.定时器件D.整形器件18 .共阳型七段数码管各段点亮需要（C）A.高电平B.接电源C.低电平D.接公共端19 .由门电路组成的全加器是（B）A.时序逻辑器件B.组合逻辑器件C.脉冲逻辑器件D.以上答案都不正确20 .TTL门电路的工作电源一般是（B）A.25VB.+5VC3V18V22 .输入100Hz脉冲信号，要获得10Hz的输出脉冲信号需要用多少进制计数器实现（B）A.100进制B.

13、10进制C.50进制D.5进制23 .时序逻辑电路设计的任务是（A）-.A.给定功能，通过一定的步骤设计出时序电路B.研究电路的可靠性C.研究电路如彳S提高速度D.给定电路，通过一定的步骤说明电路的功能24 .计数器是（A）A.时序逻辑器件B.组合逻辑器件C.定时器件D.整形器件25 .以下何种电路具有记忆能力（C）A.门电路B.组合逻辑电路C.时序逻辑电路D.多谐振荡电路26 .时序逻辑电路一般可以分两类，即（C）A.组合逻辑电路和时序逻辑电路B.门电路和触发器C.同步型和异步型D.模拟电路和数字电路28 .时序逻辑电路通常由门电路和（A）组成。A.存储电路B.寄存器C.译码器29 .利用定

14、时器555可以设计实现（B）A.全加器B.多谐振荡器C.寄存器D.译码器1、8421BCD码01101001.01110001转换为十进制数是：（C）A:78.16B:24.25C:69.71D:54.562、最简与或式的标准是：（C）A:表达式中乘积项最多，且每个乘积项的变量个数最多B数最多C:表达式中乘积项最少，且每个乘积项的变量个数最少D数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并升-项，它能A:消去1个表现形式/、同的变量，保留相同变量B:消去2个表现形式/、同的变量，保留相同变量C:消去3个表现形式不向的变量，保留相同变量表1D:消去4个表现形式/、同的变量，保留相同变量4、已

15、知真值表如表1所不，则其逵辑表达式为：（A）A: ABCB: AB+BCC: AB+BCD: ABC（A+B+C）5、函数F（A,B,C）=AB+BC+AC的最小项表达式为：（B）A: F（A,B,C）=汇m（0,2,4）B: F（A,B,C）=汇m（3,5,6,7）-来源网络，仅供个人学习参考表达式中乘积项最少，且每个乘积项的变量个:表达式中乘积项最多，且每个乘积项的变量个（B,ABCF00000011010101101001101011001111C: F（A,B,C）=汇m（0,2,3,4）D: F（A,B,C）=汇m（2,4,6,7）6、欲将一个移位寄存器中的二进制数乘以（A:32B:

16、10C:5D:67、已知74LS138译码器的输入三个使能端（C）A:32）10需要（C）个移位脉冲。Ei=1,E2A=E2B=0)时，地址码A2AiA0=011,则输出丫7丫0是:n1n8、要实现Q=Q,JK触发器的J、K取值应是：（D）A:J=0,K=0B:J=0,K=1C:J=1,K=0D:J=1,K=19、能够实现线与功能的是：（B）A:TTL与非门B:集电极开路门C:三态逻辑门D:CMOS逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为出。1kHz,经过（B）可转换为4位并行数据输A：8msB：4msC：8科sD4s11、表2所列真值表的逻辑功能所表示的逻辑器件是:(C

17、)表2A:译码器B:选择器C:优先编码器D:比较器12、图1所示为|7|61X010012个4位二进制数相加的串接全加器逻辑电路图A:B:C:D:A.11000110011011110101图1(747.2)WA1I4丫2011100b丫1丫。1010C4S4S3S2S1结果:(A)16C.(3D7.1)1600100.t!00bi一0(TABcoCIABcoCOD.(F31.2)16B.(1E7.2)162 .和逻辑式AC+BC+AB相等的式子是（A）A.AC+BB.BCC.BD.ABC3 .32位输入的二进制编码器，其输出端有（D）位。A.256B.128C.4D.5(B)4 .n位触发器

18、构成的扭环形计数器，其无关状态数为个A.2n-nB.2n-2nC.2nD.2n-1C.16（D）B.击穿区+截止区D.饱和区+截止区5 .4个边沿JK触发器，可以存储（A）位二进制数B.8A.46 .三极管作为开关时工作区域是A.饱和区+放大区C.放大区+击穿区7 .下列各种电路结构的触发器中哪种能构成移位寄存器（A.基本RS触发器8 .同步RS触发器C.主从结构触发器8.施密特触发器常用于对脉冲波形的（A.定时B.计数C)C.整形1.在四变量卡诺图中，逻辑上不相邻的一组最小项为:(D)A.m与mC.m5与m32.L=AB+C的对偶式为:B.m与mD.m2与g(B)-来源网络，仅供个人学习参考

19、A.JK触发器C.移位寄存器6.某电路的输入波形A.施密特触发器C.单稳态触发器A.A+BCB.(A+B)CC.A+B+CD.ABC3 .属于组合逻辑电路的部件是(A)。A.编码器B.寄存器C.触发器D.计数器4 .T触发器中，当T=1时，触发器实现(C)功能。A.置1B.置0C.计数D.保持5 .指出下列电路中能够把串行数据变成并行数据的电路应该是(C)。B.3/8线译码器D.十进制计数器UI和输出波形UO下图所示，则该电路为(C)。B.反相器D.JK触发器7 .三极管作为开关时工作区域是(D)A.饱和区+放大区C.放大区+击穿区8 .击穿区+截止区D.饱和区+截止区8.已知逻辑函数？=题+

20、4+的与其相等的函数为(D)。A.二B.-/L,9.一个数据选择器的地址输入端有C.D."3个时，最多可以有(C)个数据信号输出。D.161(D)个触发器。C.组合逻辑电路D.数据寄存器C. 3D.4B.8条输入线，3条输出线D. 3条输入线，4条输出线A.4B.6C.810.用触发器设计一个24进制的计数器，至少需要A.3B.4C.6D.51. 下列电路中不属于时序电路的是CoA.同步计数器B.异步计数器2. CT74LS290计数器的计数工作方式有C种。A.1B.23. 3线一8线译码器有A。A.3条输入线，8条输出线C.2条输入线，8条输出线4. 一个五位的二进制加法计数器，初

21、始状态为00000,问经过201个输入脉冲后，此计数器的状态为DoA.00111B.00101C,01000D,01001,、i5 .若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为A。B.A或B中有一个接0A.A或B中有一个接1C.A和B并联使用D.不能实现6 .下列各种电路结构的触发器中哪种能构成移位寄存器(C)A.基本RS触发器B.同步RS触C.主从结构触发器D.SR锁存器7 .逻辑函数F(A,B,C)=AB+BC+AC'的最小项标准式为(D)。A.F(A,B,C)=Em(0,2,4)B.F(A,B,C)=Em(1,5,6,7)C.F(A,B,C)=汇m(0,

22、2,3,4)D.F(A,B,C)=汇m(3,4,6,7)8 .设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为(C)A.M=N=10B.M=1QN=2C.M=10N=4D.M=1QN=39 .数字电路中的工作信号为(B)。A.直流信号B.脉冲信号C.随时间连续变化的电信号-来源网络，仅供个人学习参考10.L=AB+C的对偶式为：（A）A.A+BC数字电路中的工作信号为（A.随时间连续变化的电信B.（A+B）CB）。2.逻辑符号如图一所示，当输入A.“1”A="0",B.“0”输入3.逻辑图和输入A,B的波形如图二所示,"0"-TL_T

23、L路为（A）。A,与非门5.逻辑电路如图C.A+B+CD.ABC6.7.8.9.B.脉冲信号B为方波时，则输出C.方波分析AB图一B.与门C.或门图四所示，输入A=0,B=1,C=1,则输出A.Fi=0,F2=0B.Fi=0,F2=1F=AB+BC+CA的“与非”逻辑式为（C.F=1,F2=1B）。A.F=ABBCCAb.F=ABBCCA逻辑电路如图五所示，其逻辑功能相当于一个（A.“与”非门B.“导或”门与二进制数相应的十进制数为（C）。A.110B.）210时序逻辑电路中一定是含（A）iIA.触发器B.组合逻辑电路C）。10.用n个触发器构成计数器，可得到最大计数长度是（A.nB.2nA.

24、Y=CC.直流信号F应为（C）。图二D.或非门F1图和F2分别为（D.Fi=1,F2=0C.F=ABBCCAC.“与或非”门C.170C.移位寄存器D）C.2nD.译码器D.2n-1C）。D.Y=BCCD）。ABCYABCY000010000011101101001101011111111.已知某电路的真值表如下表所示，则该电路的逻辑表达式为B.Y=ABCC.Y=AB2.三输入、八输出译码器，对任一组输入值其有效输出个数为（C）。-来源网络，仅供个人学习参考在t1时刻输出F为（A）。A.“1”4.图三逻辑电A.3个B.8个C.1个D.11个3 .JK触发器要实现Qn+1=1时，J、K端的取值为(D)。A.J=0,K=1B.J=0,K=0C.J=1,K=1D.J=1,K=04 .逻辑函数F=A©(A©B)=(A)oA.BB.AC.A-BD.（A二B）5 .五个D触发器构成环形计数器，其计数长度为（A）。A