常用的组合逻辑电路

1、下一页下一页总目录总目录 章目录章目录返回返回上一页上一页20.8 加法器加法器20.8.1 20.8.1 加法器加法器一、加法器的基本概念及工作原理一、加法器的基本概念及工作原理 加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器: : 只能进行本位加数、被加数的加法运算而不考虑只能进行本位加数、被加数的加法运算而不考虑低位进位。低位进位。 列出半加器的真值表：列出半加器的真值表：BABABAS ABC 画出逻辑电路图画出逻辑电路图: :由真值表直接写出表达式由真值表直接写出表达式: :ABCS&=1输输 入入输输 出出被加数被加数A 加数加数B和数

2、和数S 进位数进位数C0 0 0 1 1 01 10 0 1 0 1 00 1ABSCCO2 2全加器全加器: : 能能同时进行本位数和相邻低位的进位信号的同时进行本位数和相邻低位的进位信号的加法运算。加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiii CBACBACBACBAS1iii1iii1iii CBACBACBA)()(1iiiiii1iii1iiii CBACBACBACBAC11ii1iiiiCCBABA输输 入入输输 出出Ai Bi Ci-1 Si Ci0 0 00 0 10 1

3、00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页画出全加器的逻辑电路图：画出全加器的逻辑电路图：1iiii CBASCOABiii-1CCiSiCI逻辑符号逻辑符号1ii1iiiiCCBABACi&=11CiSi&下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现下一页下一页总目录总目录 章目录章目录返回返回上一页上一页二、多位数加法器二、多位数加法

4、器4位串行进位加法器位串行进位加法器iBCi-1iASiiCBC-10A00SBii-1CAiiSiC101ACB1SBii-1CAiiSiC212ACB2SBii-1CAiiSiC323ACB3SC3下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。下一页下一页总目录总目录 章目录章目录返回返回上一页上一页编码器编码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页0 0 01 0 0I0I1I2I3I5I6I输入输入

5、输输 出出Y2 Y1 Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5 + I7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页10000000111I7I6I5I4I3I1I2Y2Y1Y0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录

6、 章目录章目录返回返回上一页上一页 1 0 1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8下一页下一页总目录总目录 章目录章目录返回返回上一页上一页表示十进制数表示十进制数10个个编码器编码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 00011101000011110001101100000000111下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Y3 = I8+I9下一页下一页总目录总目录 章目录章目录返回

7、返回上一页上一页10000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9下一页下一页总目录总目录 章目录章目录返回返回上一页上一页98983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 7I下一页下一页总目录总目录 章目录章目录返回返回上一页上一页十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S

8、34S45S56S67S78S89S9下一页下一页总目录总目录 章目录章目录返回返回上一页上一页下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(a) 74HC139集成译码器集成译码器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表功能表集成电路译码器集成电路译码器下一页下一页总目录总目录 章目录章目录返回返回上一页上一页CT74LS139型译码器型译码器(a) 外引线排列图；外引线排列图；(b) 逻辑图逻辑图(a)GN

9、D1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 输输 入入 输输 出出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111CT74LS139型译码器型译码器S = 0时译码器工时译码器工作作输出低电平有效输出低电平有效下一页下一页总目录总目录 章目录章目录返回返回上一页上一页(b) 74HC138

10、(74LS138)集成译码器集成译码器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图引脚图逻辑图逻辑图 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页74HC138集成译码器功能表集成译码器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLH

11、HHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHHHHHHHHHHA2E3输输 出出输输 入入A1A0下一页下一页总目录总目录 章目录章目录返回返回上一页上一页2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输

12、输 入入A1A00120AAAY 0121AAAY 0122AAAY 0123AAAY 0125AAAY 0126AAAY 0124AAAY 0127AAAY 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页3 3线线8 8线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。2、用译码器实现逻辑函数、用译码器实现逻辑函数CBAY 00m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +

13、5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .当当E3 =1 ，E2 = E1 = 0时时下一页下一页总目录总目录 章目录章目录返回返回上一页上一页用译码器实现逻辑函数用译码器实现逻辑函数例例1:1: 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：ACBCABLABCCABCBABCAL 7653mmmm解：解：将逻辑函数将逻辑函数转换成最小项转换成最小项表达式表达式: :再转换成再转换成与非与非与非与非形式。形式。= m3+m5+m6+m7 用一片用一片7413874138加一个与加一个与非门就可实现

14、该逻辑函数。非门就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&Y7下一页下一页总目录总目录 章目录章目录返回返回上一页上一页7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 例例2：用一片：用一片74HC138实现函数实现函数首先将函数式变换为最小项之和的形式首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数逻辑函数. +5V A B C L

15、& 7620YYYY ABCCABCBACBAL 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 例例3:3: 已知某组合逻辑电路已知某组合逻辑电路的真值表，试用译码器和门的真值表，试用译码器和门电路设计该逻辑电路。电路设计该逻辑电路。解：解：写出各输出的最小项写出各输出的最小项表达式，再转换成与表达式，再转换成与非非与非形式与非形式: :ABCCBACBACBAL 7421mmmmmmmm 7421CABCBABCAF 65mmmmmm 3653CABCBACBACBAG 64206420mmmmmmmm输 出输 入0 0 11 0 01 0 10 1 01 0 10 1

16、 00 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L F GA B C真值表真值表下一页下一页总目录总目录 章目录章目录返回返回上一页上一页 用一片用一片7413874138加三个加三个与非门就可实现该组合逻与非门就可实现该组合逻辑电路。辑电路。 可见，用译码器实现多输出逻辑函数时，优点更明显。65mmmF 37421mmmmL 642mmmmG 0 与非与非与非形式与非形式: :3121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL& 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器

17、显显示示器器 KHz 下一页下一页总目录总目录 章目录章目录返回返回上一页上一页二二 十十进进制制代代码码下一页下一页总目录总目录 章目录章目录返回返回上一页上一页gfedcba 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法abcdefg下一页下一页总目录总目录 章目录章目录返回返回上一页上一页Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位下一页下一页总目录总目录 章目录章目录返回返回上一页上一页gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 6