数字电路第三章__逻辑门电路100[1]

1、第三章第三章 逻辑门电路逻辑门电路教学基本要求：教学基本要求： 1、了解半导体器件的开关特性。了解半导体器件的开关特性。 2、熟练掌握熟练掌握基本逻辑门（与、或、与非、或非、异或门）、基本逻辑门（与、或、与非、或非、异或门）、 三态门、三态门、OD门（门（OC门）和传输门的逻辑功能。门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。学会门电路逻辑功能分析方法。 4、掌握掌握逻辑门的主要参数及在应用中的接口问题。逻辑门的主要参数及在应用中的接口问题。3.1 MOS逻辑门逻辑门3.1.1 数字集成电路简介数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性3.1.3 MOS开关开关

2、及其等效电路及其等效电路3.1.4 CMOS反相器反相器3.1.5 CMOS逻辑门电路逻辑门电路3.1.6 CMOS漏极开路门和三态输出漏极开路门和三态输出门电路门电路3.1.7 CMOS传输门传输门3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数1、逻辑门逻辑门: :实现基本逻辑运算和复合逻辑运算的单元电路。实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类逻辑门电路的分类二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门逻辑门电路逻辑门电路分立门电路分立门电路集成门电路集成门电路NMOS门门3.1.1 数字集

3、成电路简介数字集成电路简介1.CMOS集成电路集成电路: :广泛应用于超大规模、超超大规模集成电路广泛应用于超大规模、超超大规模集成电路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢与与TTL不不兼容兼容抗干扰抗干扰功耗低功耗低74LVC 74VAUC速度加快速度加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低速度两倍于速度两倍于74HC与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低低低( (超低超低) )电压电压速度更加快速度更加快与与TTL兼容兼容负载能力强负载能力强抗干扰抗干扰功耗低功耗低 7474系列系列74LS系

4、列系列74AS系列系列 74ALS2.TTL 集成电路集成电路: :广泛应用于中大规模集成电路广泛应用于中大规模集成电路3.1.1 数字集成电路简介数字集成电路简介 小、中、大、超大、小、中、大、超大、超超大、超亿规模。超超大、超亿规模。3.1.2 逻辑门电路的一般特性逻辑门电路的一般特性1. 1. 输入和输出的高、低电平输入和输出的高、低电平 vO vI 驱动门驱动门G1 负载门负载门G2 1 1 输出高电平的下限值输出高电平的下限值 VOH(min)输入低电平的上限值输入低电平的上限值 VIL(max)输入高电平的下限值输入高电平的下限值 VIH(min)输出低电平的上限值输出低电平的上限

5、值 VOH(max)输出输出高电平高电平+VDD VOH(min)VOL(max) 0 G1门门vO范围范围 vO 输出输出低电平低电平 输入输入高电平高电平VIH(min) VIL(max) +VDD 0 G2门门vI范围范围 输入输入低电平低电平 vI VNH 当当前级门前级门输出高电平的最小输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值。负载门负载门输入高电平时的噪声容限：输入高电平时的噪声容限：VNL 当当前级门前级门输出低电平的最大输出低电平的最大值时值时允许正向噪声电压的最大值允许正向噪声电压的最大值负载门负载门输入低电平时的噪声容限输入低电平时的噪声容限

6、：2. 噪声容限噪声容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max) 在保证输出电平不变的条件下，输入电平允许波动的范围。它表示在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力门电路的抗干扰能力1 驱动门驱动门 vo1负载门负载门 vI噪声噪声 类型类型参数参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.传输延迟时间传输延迟时间 传输延迟时间是表征门电路开关传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉速度的参数，

7、它说明门电路在输入脉冲波形的作用下，其输出波形相对于冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间输入波形延迟了多长的时间。CMOS电路传输延迟时间电路传输延迟时间 tPHL 输出输出 50% 90% 50% 10% tPLH tf tr 输入输入 50% 50% 10% 90% 4. 4. 功耗功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路静态功耗：指的是当电路没有状态转换时的功耗，即门电路 空载时电源总电流空载时电源总电流ID与电源电压与电源电压VDD的乘积。的乘积。动态功耗：指的是电路在输出状态转换时的功耗，动态功耗：指的是电路在输出状态转换时的功耗，对于对于TTL门

8、电路来说，静态功耗是主要的。门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，电路的静态功耗非常低，CMOS门电路有动态功耗门电路有动态功耗5. 5. 延时延时 功耗积功耗积 （越小越好）（越小越好）是速度功耗综合性的指标是速度功耗综合性的指标. .延时延时- -功耗积功耗积，用符号，用符号DP表示表示扇入数：取决于逻辑门的输入端的个数。扇入数：取决于逻辑门的输入端的个数。6. 6. 扇入与扇出数扇入与扇出数扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)a)带拉电流负载带拉电流负载 当负载门的个数增加时，

9、总的拉电流将增加，会引起输出高电压的当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。)(I)(IN负载门负载门驱动门驱动门IHOHOH 高电平高电平扇出数扇出数:IOH : :驱动门的输出端为高电平电流驱动门的输出端为高电平电流IIH : :负载门的输入为（高电平）电流负载门的输入为（高电平）电流。(b)带灌电流负载带灌电流负载)(I)(IN负负载载门门驱驱动动门门ILOLOL 当负载门的个数增加时，总的灌电流当负载门的个数增加时，总的灌电流IOL将增加，同时也将将

10、增加，同时也将引起输出低电压引起输出低电压VOL的升高。当输出为低电平，并且保证不超的升高。当输出为低电平，并且保证不超过输出低电平的上限值。过输出低电平的上限值。IOL ：驱动门的输出端为低电平电流。：驱动门的输出端为低电平电流。IIL ：全部负载门输入端电流之和。：全部负载门输入端电流之和。电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗延迟积/mW-ns直流噪声容限 输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列5.22255

11、00.1550.1250.8CE100K系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速CMOS5811038 1031.01.55各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较3.1.3 MOS开关及其等效电路开关及其等效电路：MOS管工作在可变电阻区管工作在可变电阻区， vo输出低电平。输出低电平。: : MOS管截止，管截止， vo输出高电平。输出高电平。当当vI VTMOS管相当于一个由管相当于一个由vGS控制的无触点开关。控制的无触

12、点开关。 MOS管工作在可变电阻区，相当于开关管工作在可变电阻区，相当于开关“闭合闭合”，Rd Rds , 输出为低电平。输出为低电平。MOS管截止，相当于开关管截止，相当于开关“断开断开”，输出为低电，输出为低电平。平。当输入为低电平时：当输入为低电平时：当输入为高电平时：当输入为高电平时：（1 1）v I I0V0V时，时，T TN N截止，截止，T TP P导通。输出电压导通。输出电压v O OV VDDDD10V10V。（2 2）v I I10V10V时，时，T TN N导通，导通，T TP P截止。输出电压截止。输出电压v O O0V0V。3.1.4 CMOS 反相器反相器1.1.工

13、作原理工作原理VTN = 2 VVTP = 2 V)VVVTPTNDD( vI +VDD +10V TP TN +VDD +10V +VDD +10V S S RONP RONN 10V 0V (a) 电电路路 (b) TN截截止止、TP导导通通 (c) TN导导通通、TP截截止止 vo vo vo 0V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止导通导通10 V10 V10V 0V导通导通截止截止0 Vvi (A)0vO(L)1逻辑真值表逻辑真值表10LAAL1逻辑符号逻辑符号；逻辑表达式；逻辑表达式P沟道沟道MOS管输出特性曲线坐标变换管输出特性曲线坐标变换输入高电

14、平时的工作情况输入高电平时的工作情况输入低电平时的工作情况输入低电平时的工作情况作图分析：作图分析：2. 2. 电压电压传输特性和电流传输特性传输特性和电流传输特性)v(fvIO 电压传输特性电压传输特性3.CMOS3.CMOS反相器反相器的工作速度的工作速度在由于电路具有互补对称的性质，它的开通时间与关在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：闭时间是相等的。平均延迟时间：10 ns。 带电容负载带电容负载A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通截止截止导通导通导通导通导通导通导通导通截止截止截止截止导通导通截止截止截

15、止截止截止截止截止截止导通导通导通导通11101.CMOS 与非门与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvL(a)(a)电路结构电路结构(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN输入的与非门的电路输入的与非门的电路? (TN串串TP并并)输入端增加有什么问题输入端增加有什么问题? （输出低电平升高）（输出低电平升高）3.1.5 CMOS 逻辑门逻辑门(TN管衬底接地，管衬底接地，TP管衬底接电源管衬底接电源)A A、B B当中有一个或全为低电平当中有一个或全为低电平0 0时，时，T TN1N1、T TN2N2中有一个或全部截止，中有一个或

16、全部截止，T TP1P1、T TP2P2中有一个或全部中有一个或全部导通，输出导通，输出L L为高电平为高电平1 1。只有当输入只有当输入A A、B B全为高电平全为高电平1 1时，时，T TN1N1和和T TN2N2才才会都导通，会都导通，T TP1P1和和T TP2P2才会都截止，输出才会都截止，输出L L才会为才会为低电平低电平0 0。与非门与非门AB&LLA B2.2.CMOS 或非门或非门+VDD+10VTP1TN1TN2TP2ABL0V10VVTN = 2 VVTP = 2 VN输入的或非门的电路的结构输入的或非门的电路的结构? (TN并并TP串串)输入端增加有什么问题输入

17、端增加有什么问题?(输出高电平降低）输出高电平降低）A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 导通导通截止截止导通导通导通导通导通导通导通导通截止截止截止截止导通导通截止截止截止截止截止截止截止截止导通导通导通导通1000只要输入只要输入A A、B B当中有一个或全为高电平当中有一个或全为高电平1 1，T TP1P1、T TP2P2中有一个或全部截止，中有一个或全部截止，T TN1N1、T TN2N2中有中有一个或全部导通，输出一个或全部导通，输出L L为低电平为低电平0 0。只有当只有当A A、B B全为低电平全为低电平0 0时，时，T TP1P1和和T TP2

18、P2才会都导才会都导通，通，T TN1N1和和T TN2N2才会都截止，输出才会都截止，输出L L才会为高电平才会为高电平1 1。或非门或非门AB1L+LA B3. 异或门电路异或门电路BA BABAXBAL BABA BA 4.4.输入、输出保护电路和缓冲电路输入、输出保护电路和缓冲电路 基基本本逻逻辑辑功功能能电电路路 基基本本逻逻辑辑功功能能电电路路 输输入入保保护护缓缓冲冲电电路路 输输出出缓缓冲冲电电路路 vi vo 采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。电路具有相同的输入和输出特性。（1 1）输

19、入端保护电路）输入端保护电路: :(1) 0 vI VDD + vDF 二极管导通电压：二极管导通电压：vDF(3) vI vDF 当输入电压不在正常电压范围时当输入电压不在正常电压范围时, ,二极管导通，限制了电容两端二极管导通，限制了电容两端电压的增加电压的增加, ,保护了输入电路。保护了输入电路。D1、D2截止截止D1导通导通, D2截止截止vG = VDD + vDFD2导通导通, D1截止截止vG = vDF RS和和MOS管的栅极电容组成积分网络，使输入信号的过冲电压管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。延迟且衰减后到栅极。 D2 -分布式二极管分布式二

20、极管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO BABAL （2）CMOS逻辑门的缓冲电路逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能1.CMOS1.CMOS漏极开路门漏极开路门1.1.）CMOSCMOS漏极开路门的提出漏极开路门的提出 两个或非门输出端短两个或非门输出端短接，在一定情况下会产生接，在一定情况下会产生低阻通路，大电流有可能低阻通路，大电流有可能导致器件的损毁，并且无导致器件

21、的损毁，并且无法确定输出是高电平还是法确定输出是高电平还是低电平。低电平。 3.1.6 CMOS3.1.6 CMOS漏极开路（漏极开路（ODOD）门和三态输出门电路）门和三态输出门电路 01+VDDTN1TN2AB+VDDAB上次课上次课C D RP VDD L A B & & （2）漏极开路门漏极开路门（OD门）门）的结构与逻辑符号的结构与逻辑符号(c) (c) 可以实现线与功能可以实现线与功能; ;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 电路电路A B L & 逻辑符号逻辑符号(b)(b)与非逻辑不变与非逻辑不变RP VDD L

22、A B 漏极开路门输出连接漏极开路门输出连接21PPL RP VDD L A B C D (a)(a)工作时必须外接电源和电阻工作时必须外接电源和电阻; ;表示漏极表示漏极开路之意开路之意(2) (2) 上拉电阻对上拉电阻对ODOD门动态性能的影响门动态性能的影响RP VDD L A B C D Rp的值愈小，负载电容的充电的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈时间常数亦愈小，因而开关速度愈快快。但功耗大但功耗大, ,且可能使输出电流超且可能使输出电流超过允许的最大值过允许的最大值IOL(max） 。电路带电容负载电路带电容负载1 10 0CL L Rp的值大，可保证输出电流不

23、的值大，可保证输出电流不能超过允许的最大值能超过允许的最大值IOL(max）、）、功耗功耗小小。但负载电容的充电时间常数亦。但负载电容的充电时间常数亦愈大，开关速度因而愈慢愈大，开关速度因而愈慢。最不利的情况：最不利的情况：只有一个只有一个 OD门导通，门导通，110 为保证低电平输出为保证低电平输出OD门的门的输出电流不能超过允输出电流不能超过允许的最大值许的最大值 IOL(max)且且VO=VOL(max） ，RP不能太不能太小小。当当VO=VOL （低电平）（低电平）IL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(mi

24、n)(max)(max) +V DDIILRP&n&m&kIIL（total)IOL（max)当当VO=VOH （高电平）（高电平）+V DDRP&n&m&111IIH（total)I0H（total)为使得高电平不低于规定的为使得高电平不低于规定的VIH的的最小值，则最小值，则Rp的选择不能过大。的选择不能过大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) 2.2.三态三态(TSL)(TSL)输出门电路输出门电路1TP TN VDD L A EN & 1 1 EN A

25、 L 1 0011截止截止导通导通111高阻高阻 0 输出输出L输入输入A使能使能EN0011 10 00截止截止导通导通010截止截止截止截止X1逻辑功能：高电平有效的同相逻辑门逻辑功能：高电平有效的同相逻辑门0 13.1.7 CMOS传输门传输门( (双向模拟开关双向模拟开关) ) 1 1. CMOS传输门电路传输门电路I / Oo/ IC等效电路等效电路/OIvvC+5V-5VTPTNC/IOvv/OIvvCTGC/IOvv栅极控制电压栅极控制电压为互补信号，为互补信号，如如 =0=0，C=1C=1C逻辑符号逻辑符号门控制信号门控制信号输入输入输出输出2 2、CMOSCMOS传输门电路的

26、工作原理传输门电路的工作原理 设设TP:|VTP|=2V， TN:VTN=2V vI的的变化范围为变化范围为5V到到+5V。 5V+5V 5V到到+5VvGSN0, TP （始终）截止（始终）截止1）当）当C=0， C =1时时C=0=-5V， C C =1=+5V/OIvvC+5V-5VTPTNC/IOvv C TP vO/vI vI/vO +5V 5V TN C +5V5VvGSP= 5V (3V+5V) = 2V 10VvGSN=5V (5V+3V)=(102)V b、vI= 3V5VvGSNVTN, TN导通导通a、vI= 5V3VTN导通，导通，TP导通导通vGSP |VTP|, T

27、P导通导通C、vI= 3V3VIOvv 2）当）当C=1， C =0时时由此可见传输门相当于一个理由此可见传输门相当于一个理想的开关，且是一个双向开关想的开关，且是一个双向开关. .传输门组成的数据选择器传输门组成的数据选择器当当C=0TG1导通导通, TG2断开，断开， L=XTG2导通导通, TG1断开断开 ，L=Y当当C=1传输门的应用传输门的应用TG2TG1 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过达到或者超过TTLTTL器件的水平。器件的水平。CMOS器件的功耗低、扇出数大器件的功耗低、扇出数大，噪声容限大，静态

28、功耗小，动态功耗随频率的增加而增加。，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751(1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOS门电路各系列的性能比较门电路各系列的性能比较3.2 TTL逻辑门逻辑门3.2.1 BJT的开关特性的开关特性3.2.2 基本基本BJT反相器的动态特性反相器的动态特性3.2.3 TTL反相器的基本电路反相

29、器的基本电路3.2.4 TTL逻辑门电路逻辑门电路3.2.5 集电极开路门和三态门集电极开路门和三态门3.2.6 BiMOS门电路门电路BJT的三个工作的三个工作区区 CCVRcBCCE()iif v常数iC / mAvCE /V50 A40 A30 A20 A10 AIB = 0O 2 4 6 8 4321截止区截止区ICEO放大区放大区饱和区饱和区ICSVCES+RbRcvITiCiB3.2.1 BJT3.2.1 BJT的开关特性的开关特性1.截止区：截止区： IB 0 ; IC = ICEO 0 条件：条件：两个结反偏两个结反偏2. 放大区：放大区：CBCEOIII条件：条件：发射结正偏

30、发射结正偏 集电结反偏集电结反偏特点：特点：水平、等间隔水平、等间隔3. 饱和区：饱和区：vCE v BEvCB = vCE v BE 0条件：条件：两个结正偏两个结正偏特点：特点：IC IB临界饱和时：临界饱和时： vCE = vBE深度饱和时：深度饱和时：0.3 V ( (硅管硅管) )VCES= =0.1 V ( (锗管锗管) )饱和区特点：饱和区特点： iC不再随不再随iB的增加而线性增加，即的增加而线性增加，即CBii此时此时BCiivCE= VCES ，典型值为，典型值为0.3V当工作点进入饱和区或截止区时，将产生非线性失真当工作点进入饱和区或截止区时，将产生非线性失真。截止区特点

31、：截止区特点：iB=0， iC= ICEO3.2 TTL3.2 TTL逻辑门电路逻辑门电路工作状态工作状态截止截止放大放大饱和饱和条件条件i iB B000 0i iB BC CS SI Ii iB BC CS SI I偏置情况偏置情况发射结和集电结发射结和集电结均为均为反偏反偏发射结发射结正偏正偏集电结集电结反偏反偏发射结和集电结发射结和集电结均为均为正偏正偏集电极电流集电极电流i iC C00C CB Bi ii ii iC C=I=ICSCSV VCCCCR RC C且不随且不随i iB B的增加而线性增加的增加而线性增加管压降管压降V VCEOCEOVVCCCCV VCECE=V=VC

32、CCC-i-iC CR RC CV VCESCES0.20.20.3V0.3Vc c、e e间等效间等效电阻电阻很大，约很大，约为数百为数百千欧千欧，相当于，相当于开开关断开关断开很小，约很小，约为数百欧为数百欧，相当于，相当于开关闭合开关闭合可变可变1 BJT1 BJT的开关作用的开关作用NPNNPN型型BJTBJT截止截止、放大放大、饱和饱和工作状态特点工作状态特点2.BJT2.BJT的开关时间的开关时间：开通时间和关闭时间总称为开通时间和关闭时间总称为BJTBJT的开的开关时间（几十至几百纳秒）关时间（几十至几百纳秒）关闭时间关闭时间t toffoff(=t(=ts s+t+tf f):

33、):就是就是建立基区电荷建立基区电荷时间时间. .就是就是存储电荷消散存储电荷消散的时间的时间. .开通时间开通时间t tonon(=t(=td d+t+tr r):):tdtrtstfvI+VB2-VB1ttiCICS0.9ICS0.1ICSOOt tf f( (下降时间）下降时间）t tS S( (存储时间）存储时间）t td d( (延迟时间延迟时间）t tr r( (上升时间）上升时间）延迟时间延迟时间td ：从：从+VB2加入到集电极电加入到集电极电 流流iC 上升到上升到0.1ICS所需的时间。所需的时间。上升时间上升时间tr ：iC从从0.1ICS上升到上升到0.9ICS 所需的

34、时间。所需的时间。存储时间存储时间ts ：从输入信号降到：从输入信号降到-VB1开始开始 计时到计时到iC降到降到0.9ICS所需的时间。所需的时间。下降时间下降时间tf ：iC从从0.9ICS下降到下降到0.1ICS 所需的时间。所需的时间。CL的充、放电过程均需经历一定的充、放电过程均需经历一定的时间，必然会增加输出电压的时间，必然会增加输出电压 O波波形的上升时间和下降时间，导致基形的上升时间和下降时间，导致基本的本的BJT反相器的开关速度不高。反相器的开关速度不高。3.2.2基本基本BJT反相器的动态性能反相器的动态性能若带电容负载若带电容负载故需设计有较快开关速度的实用型故需设计有较

35、快开关速度的实用型TTL门电路。门电路。 输出级：输出级：T3、D、T4和和Rc4构成推构成推拉式的输出级。用于提高开关速拉式的输出级。用于提高开关速度和带负载能力。度和带负载能力。中间级：中间级：T2和电阻和电阻Rc2、Re2组成，组成，从从T2的集电结和发射极同时输出的集电结和发射极同时输出两个相位相反的信号，作为两个相位相反的信号，作为T T3 3和和T T4 4输出级的驱动信号；输出级的驱动信号；输入级输入级 中间级中间级输出级输出级 3.2.3 TTL反相器的基本反相器的基本电路电路1. 1. 电路组成电路组成输入级：输入级：T1和电阻和电阻Rb1组成。用组成。用于提高电路的开关速度

36、于提高电路的开关速度 Rb1 4kWRc2 1.6kWRc4 130WT4 DT2T1+ vI T3+ vO负载Re21KWVCC(5V) 2. TTL2. TTL反相器的工作原理（逻辑关系、性能改善）反相器的工作原理（逻辑关系、性能改善） p96p96 （1 1）当输入为低电平（）当输入为低电平（vI I = 0.2 V）mA 0251 1B1CCB1.RvVi T1 深度饱和深度饱和OB4BE4D(5 0.7 0.7) V3.6 V vvvvT2 、 T3截止，截止，T4 、D导通导通截止截止高电平高电平导通导通导通导通截止截止饱和饱和低电平低电平饱和饱和低电平低电平截止截止截止截止饱和饱

37、和倒置工作倒置工作高电平高电平T T4 4输出输出D D4 4T T3 3T T2 2T T1 1输入输入（2）当输入为高电平（）当输入为高电平（vI = 3.6 V） T2、T3饱和导通饱和导通 T1:倒置的放大状态。倒置的放大状态。 T4和和D截止。截止。使输出为低电平使输出为低电平.vO=vC3=VCES3=0.2VAL1逻辑符号逻辑符号LA逻辑表达式逻辑表达式vI(A)0vO(L)1逻辑真值表逻辑真值表10（3 3 ）采用输入级以提高工作速度）采用输入级以提高工作速度 当当TTL反相器反相器vI由由3.6V变变0.2V的瞬间的瞬间 T2、T3管的状态变化滞后于管的状态变化滞后于T1管，

38、仍处管，仍处 于导通状态。于导通状态。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大状态。工作在放大状态。 T1管射极电流（管射极电流（1+ 1 ） iB1很快地从很快地从T2的的基区抽走多余的存储电荷基区抽走多余的存储电荷,从而加速了输出由从而加速了输出由低电平到高电平的转换。低电平到高电平的转换。 （4 4）采用推拉式输出级以提高开关速度和带负载能力）采用推拉式输出级以提高开关速度和带负载能力 当当vO=0.2V时时,当输出为低电平时，当输出为低电平时，T4截止，截止，T3饱和导通，其饱和电流饱和导通，其饱和电流全部用来驱动负载。全部用来驱动负载。带负载能力带负载能力 输出端接负

39、载电容输出端接负载电容CL时，时， vO由低到高电平跳变的瞬间，由低到高电平跳变的瞬间，CL充电，其时充电，其时间常数很小使输出波形上升沿陡直。而当间常数很小使输出波形上升沿陡直。而当vO由高变低后，由高变低后， CL很快放电，输很快放电，输出波形的下降沿也很好。出波形的下降沿也很好。 当当vO=3.6V时时,T,T3 3截止，截止，T T4 4组成的电压跟随器的输出电阻很小，输出高组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。电平稳定，带负载能力也较强。输出级对提高开关速度的作用输出级对提高开关速度的作用3.2.4 TTL3.2.4 TTL逻辑门电路逻辑门电路1. TTL

40、与非门电路与非门电路多发射极多发射极BJTeeb c与非门与非门AB&LLA B T1e e bc TTLTTL与非门电路的工作原理与非门电路的工作原理 任一输入端为低电平时任一输入端为低电平时: :输出高电平。输出高电平。 TTL与非门各级工作状态与非门各级工作状态 vIT1T2T4T3vO输入全为高电平 (3.6V)倒置使用的放大状态饱和截止饱和低电平（0.2V）输入有低电平 (0.2V)深饱和截止放大截止高电平（3.6V）当全部输入端为高电平时：输出低电平。当全部输入端为高电平时：输出低电平。2. TTL或非门或非门 若若A、B中中有一个为高电平有一个为高电平:若若A、B均为低电

41、平均为低电平: T2A和和T2B均将截止，均将截止，T3截止。截止。 T4和和D饱和，饱和，输出为高电平输出为高电平。 T2A或或T2B将饱和，将饱和，T3饱和，饱和，T4截止，截止，输出为低电平输出为低电平。逻辑表达式逻辑表达式+LA BvOHvOL输出为低电平输出为低电平的逻辑门输出的逻辑门输出级的损坏级的损坏3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路1.1.集电极开路门电路集电极开路门电路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130

42、T4 A B C T1 T2 D Re2 1k T3 集电极开路与非门电路集电极开路与非门电路 使用时的外电路连接使用时的外电路连接 逻辑功能逻辑功能L = A BOC门输出端连接实现线与门输出端连接实现线与VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 2. 三态与非门三态与非门(TSL ) 当当EN= 3.6VEN= 3.6V时时三态与非门真值表三态与非门真值表 00111011101001BA输出端输出端L数据输入端数据输入端EN当

43、当EN= 0.2VEN= 0.2V时时高阻高阻使能使能EN高电平高电平低电平低电平高阻状态高阻状态与非逻辑与非逻辑 ZL ABLEN = 0EN =1逻辑符号逻辑符号ABEN &L EN特点特点: :功耗低、速度快、驱动力强功耗低、速度快、驱动力强3.2.6 BiCMOS门电路门电路 vI I为高电平为高电平: : MN、M1和和T2导通，导通，MP、M2和和T1截止，截止，输出输出vO O为低电平。为低电平。工作原理工作原理: : M1的导通的导通, , 迅速拉走迅速拉走T1的基区存储电荷的基区存储电荷; ; M2截止截止, , MN的输出电流全部作为的输出电流全部作为T2管的驱动管

44、的驱动电流电流, , M1 、 M2加快输出状态的转换加快输出状态的转换 vI I为低电平为低电平: :MP、M2和和T1导通，导通，MN、M1和和T2截止，输出截止，输出vO O为高电平。为高电平。T2基区的存储电荷通过基区的存储电荷通过M2而消散。而消散。 M1 、 M2加快输出状态的转换加快输出状态的转换电路的开关速度可得到改善。电路的开关速度可得到改善。M1截止，截止，MP的输出电流全部作为的输出电流全部作为T1的驱动电流。的驱动电流。TTLTTL与非门工作速度与非门工作速度 TTLTTL门电路存在问题：门电路存在问题：TTLTTL门电路工作速度相对于门电路工作速度相对于MOSMOS较

45、快，但由于当较快，但由于当输出为低电平时输出为低电平时T T5 5工作在深度饱和状态，当输出由低转为高电平，由于工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，从而影响工作速度在基区和集电区有存储电荷不能马上消散，从而影响工作速度。3.2.73.2.7改进型改进型TTLTTL与非门与非门p100p100 可将工作在饱和状态可将工作在饱和状态下的晶体管下的晶体管T T1 1、T T2 2、T T3 3、T T5 5都用带有肖特基势垒二都用带有肖特基势垒二极管（极管（SBDSBD）的三极管代）的三极管代替，以限制其饱和深度，替，以限制其饱和深度，提高工作速度提高

46、工作速度 肖特基二极管导通压降低，只肖特基二极管导通压降低，只有有0.4V0.4V，且制造工艺简单，无电，且制造工艺简单，无电容效应，从而使三极管工作在浅容效应，从而使三极管工作在浅饱和状态，加快三极管从饱和区饱和状态，加快三极管从饱和区到截止区的状态转换速度。到截止区的状态转换速度。 C C2 2+5VLR4Rc2Rb13KT2R5Rb6T3T4T1T57501003KE2360vIvOVCCRc6T6上次课上次课返回返回改进型改进型TTLTTL与非门与非门 增加增加有源泄放电路有源泄放电路1 1、提高工作速度、提高工作速度由由T T6 6、R Rb6b6和和R Rc6c6构成构成的有源泄放

47、电路来的有源泄放电路来代替基本代替基本TTLTTL电路电路中的中的R Re2e2减少了电路的开启时间减少了电路的开启时间缩短了电路关闭时间缩短了电路关闭时间2 2、提高抗干扰能力、提高抗干扰能力 p101p101 T T2 2、T T5 5同时导通，同时导通，因此电压传输特性曲因此电压传输特性曲线过渡区变窄，曲线线过渡区变窄，曲线变陡，输入低电平噪变陡，输入低电平噪声容限声容限V VNLNL提高了提高了0.7V0.7V左右。左右。C C2 2+5VLR4Rc2Rb13KT2R5Rb6T3T4T1T57501003KE2360vIvOVCCRc6T6ECL“ECL“或或/ /或非或非”门电门电路

48、路ECLECL门的主要优缺点门的主要优缺点返回返回ECL“ECL“或或/ /或非或非”门电路门电路输入级输入级输出级输出级同时实现或同时实现或/ /或非或非逻辑功能，为非饱逻辑功能，为非饱和型电路和型电路基准电源基准电源-为为T T4 4管管提供参考电压提供参考电压V VBBBB。选定选定V VBB BB = -1.2V= -1.2V逻逻辑辑符符号号逻逻辑辑表表达达式式CBAFCBAF 优点优点1 1、开关速度高、开关速度高2 2、逻辑功能强逻辑功能强3 3、负载能力强、负载能力强 缺点缺点1 1、功耗较大、功耗较大2 2、抗干扰能力差：、抗干扰能力差：逻辑摆幅为逻辑摆幅为0.8V0.8V左右

49、，噪左右，噪声容限声容限V VN N一般约一般约300mV300mV互补输出端互补输出端“或或/ /或非或非” ” ，且采用射极开路形式，实且采用射极开路形式，实现输出变量的现输出变量的“线或线或”操操作作ECL“ECL“或或/ /或非或非”门电路门电路返回返回3.5.1 正负逻辑问题正负逻辑问题3.5 逻辑描述中的几个问题逻辑描述中的几个问题3.5.2 基本逻辑门的等效符号及其应用基本逻辑门的等效符号及其应用3.5.1 正负逻辑问题正负逻辑问题1. 1. 正负逻辑的规定正负逻辑的规定 0 01 1 1 10 0正逻辑正逻辑负逻辑负逻辑3.5 逻辑描述中的几个问题逻辑描述中的几个问题正逻辑体制

50、正逻辑体制: :将高电平用逻辑将高电平用逻辑1 1表示，低电平用逻辑表示，低电平用逻辑0 0表示表示负逻辑体制负逻辑体制: :将高电平用逻辑将高电平用逻辑0 0表示，低电平用逻辑表示，低电平用逻辑1 1表示表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _与非门与非门A B L 0 0 1 0 1 1 1 0 1 1 1 0 某电路输入与输出电平表某电路输入与输出电平表A B L L L H L H H H L H H H L 采用正逻辑采用正逻辑_或非门或非门采用负逻辑采用负逻辑与非与非 或非或非负逻辑负逻辑 正逻辑正逻辑2. 正负逻辑等效正负逻辑等效变换变换 与与 或或非

51、非 非非3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用1、 基本逻辑门电路的等效符号基本逻辑门电路的等效符号ABL LA B & B A 与非门及其等效符号与非门及其等效符号 B A BAL 1 系统输入信号中，有的是高电平有效，有的是低电平有效。系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。小圆圈。BA BABAL B A LAB 1 或非门及其等效符号或非门及其等效符号BAL & B A & B A B A ABBAL 1

52、L=AB BABAL B A 1 & B A L=A+B BAABL BABAL & B A L 1 & B A & B A L 1 & B A & B A L & & B A 逻辑门等效符号的应用逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。以简化电路，能减少实现电路的门的种类。LA B & B A end RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6

53、D7 IC L EN AL G1 G2 控制电路控制电路LREAL 0 AL1 RE逻辑门等效符号强调低电平有效逻辑门等效符号强调低电平有效L=0 RE & L G2 AL & AL G2 L RE & AL G2 L RE 如如RE、AL都要求高电平有效，都要求高电平有效，EN高电平有效高电平有效如如RE、AL都要求低电平有效，都要求低电平有效，EN高电平有效高电平有效如如RE、AL都要求高电平有效，都要求高电平有效，EN低电平有效低电平有效3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题

54、3.6.2 门电路带负载时的接口问题门电路带负载时的接口问题1)驱动器件的输出电压必须处在负载器件所要求的输入电压范驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将在数字电路或系统的设计中，往往将TTL和和CMOS两种器件两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个

55、条件：，要满足驱动器件和负载器件以下两个条件：2)驱动器件必须对负载器件提供足够大的拉电流和驱动器件必须对负载器件提供足够大的拉电流和灌电流灌电流（属（属于门电路的扇出数问题）；于门电路的扇出数问题）；3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题vOvI驱动门驱动门 负载门负载门1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) 负载器件所要求的输入电压负载器件所要求的输入电压VOH(min) VIH(min)VOL(max) VIL(max)灌电流灌电流IILIOLIIL拉电流拉电流IIHIOHIIH101111n个个011101n个

56、个对负载器件提供足够大的拉电流和灌电流对负载器件提供足够大的拉电流和灌电流 IOH(max) IIH(total)IOL(max) IIL(total)驱动电路必须能为负载电路提供足够的驱动电流驱动电路必须能为负载电路提供足够的驱动电流 驱动电路驱动电路 负载电路负载电路1、）、）VOH(min) VIH(min)2、）、）VOL(max) VIL(max)4、）、）IOL(max) IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平驱动电路必须能为负载电路提供合乎相应标准的高、低电平 IOH(max) IIH(total)3、）、）2、 CMOS门驱动门驱动TTL门门V

57、OH（min)=4.9V VOL(max) =0.1VTTL门（门（74系列）系列）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)带拉电流负载带拉电流负载输出、输入电压输出、输入电压带灌电流负载带灌电流负载?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS门门(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)例例 用一个用一个74HC00与非门电路驱动一个与非门

58、电路驱动一个74系列系列TTL反反相器和六个相器和六个74LS系列逻辑门电路。试验算此时的系列逻辑门电路。试验算此时的CMOS门电路是否过载？门电路是否过载？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS门门74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(m

59、ax) VIL(max)总的输入电流总的输入电流IIL(total)=1.6mA+6 0.4mA=4mA灌电流情况灌电流情况 拉电流情况拉电流情况 74HC00: IOH(max)=4mA74系列反相器系列反相器: IIH(max)=0.04mA74LS门：门： IIH(max)=0.02mA总的输入电流总的输入电流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA74系列反相器系列反相器: IIL(max)=1.6mA74LS门：门： IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流驱动电路能为负载电路提供足够的驱动

60、电流&111CMOS门门 74系列系列74LS74LS系列系列3. 3. TTL门驱动门驱动CMOS门门(如如74HC ）VOH(min)= =2.7V VIH(min)为为3.5VTTL（74LS ）： CMOS（7474HC）：式式2、3、4、都能满足，但式、都能满足，但式1 1 VOH(min) VIH(min)不满足不满足（ IO ：TTL输出级输出级T3截止管的漏电流）截止管的漏电流）IHOOHn(IIRVVPDD 1. 用门电路直接驱动显示器件用门电路直接驱动显示器件3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路LED R vI 1 DFOHIVVR DOLFCCIVVVR 门电路的输入为低电平，输出为高电平时，门电路的输入为低电平，输出为高电平时，LED发光发光当输入信号为高电平，输出为低电平时当输入信号为高电平，输出为低电平时,LED发光发光VCC LED R vI 1 解：解：LED正常