集成运算放大器和反馈

1、第三章 集成运算放大器和反馈 1、运算放大器组成、各部分作用 2、理想运算放大器特性、两个工作区及对应极限性质。 3、虚短、虚断、虚地的概念 4、基本运算电路及其分析方法 5、反馈极性及组态； 6、负反馈对放大电路的影响第三章 集成运算放大器和反馈1为了稳定放大电路的输出电压并提高输入为了稳定放大电路的输出电压并提高输入电阻，应采用电阻，应采用( )。 A. 串联电压负反馈 B. 并联电流负反馈 C. 串联电流负反馈 D. 并联电压负反馈2分析运放的两个依据中分析运放的两个依据中“虚断虚断”是指（是指（ ） A、U-U+ B、I-I+0 C、U0=Ui D、Au=13、瞬时极性法是用来判断、瞬

2、时极性法是用来判断：A电路中引入的是直流反馈还是交流反馈B电路中引入的是正反馈还是负反馈C电路中引入的是电压反馈还是电流反馈D电路中引入的是并联反馈还是串联反馈4、集成运放级间耦合方式是、集成运放级间耦合方式是 ( ) 。变压器耦 合 (b) 直接耦合 (c) 阻容耦5、电路如图所示，、电路如图所示，RF引入的反馈为（引入的反馈为（ ）。(a) 串联电压负反馈 (b) 串联电流负反馈(c) 并联电压负反馈 (d) 并联电流负反馈 RFRuO+ui6、在运算放大器电路中，、在运算放大器电路中， 引入深度负反馈引入深度负反馈 的目的之一是使运放的目的之一是使运放 ( )。(a) 工作在线性区 ，

3、降低稳定性(b) 工作在非线性区 ，提高稳定性工作在线性区 ， 提高稳定性7、电路如图所示其电压放大倍数等于、电路如图所示其电压放大倍数等于 ( )。(a) 1 (b) 2 (c) 零 -uOui8、一 个正弦波振荡器的开环电压放大倍数 为A ，反馈系数为F ，该振荡器要能自行 建立振荡，其幅值条件必须满足 （ ）。能够稳定振荡的幅值条件是 （）9、一个正弦波振荡器的反馈系数 ，若该振 荡器能够维持稳定振荡，则开环电压放大 倍数必须等于 （ ）。F 1518011、运放电路如图所示，已知各项参数 ，(1)第一级运放中反馈类型 (2)求u01、u02的值；10、电路如图所示，其稳压管的稳定电压，

4、正向压降忽略不计，输入电压，参考电压，试画出输出电压的波形。-DZ2DZ1uIuORUR12、在图示电路中，设A1、A2、A3均为理想运算放大器，其最大输出电压幅值为12V。 （1）试说明A1、A2、A3各组成什么电路？（2）A1、A2、A3分别工作在线形区还是非线形区？（3）若输入为1V的直流电压，则各输出端uO1、uO2、uO3的电压为多大？、A1+8、A2+8、A3+8R220 k2 kR1uIuO3uO2uO1R310 kR410 kR6V第四章 直流稳压电源1、半导体直流稳压电源可由变压、整流 、 和稳压四部分组成。 2、单片式三端集成稳压器CW7815输出电压的稳定值为 。3在全波

5、整流电路中，设输入电压的有效值为，则负载电阻上平均电压等于（ ）A、 B、 C、 D、4、整流电路如图所示，已知输出电压平均值是18V，则变压器副边电压有效值是（ ）。(a)40V (b)20V (c)15V (d)12.7V RLu2uOD1D2D4D3+-+-5、在如图所示电路中，试求输出电压UO的可调范围是多少？ 20章章 组合逻辑电路组合逻辑电路1、逻辑函数的表示方法及其相互转换2、函数化简与变换3、基本逻辑门电路及其复合门电路逻辑功能。4、有关概念：扇入、扇出等5、三态门、OC门、传输门6、门多余端处理、TTL门电路悬空、通过不同电阻接地的意义7、组合逻辑电路的分析与设计8、常用组合

6、逻辑部件逻辑功能9、138、151实现函数 20章章 组合逻辑电路组合逻辑电路 1逻辑式 ， 化简后为( )。 2时序逻辑电路与组合逻辑电路的主要区别是（ ）。 A 时序电路只能计数，而组合电路只能寄存 B 时序电路没有记忆功能，组合电路有记忆功能 C 时序电路具有记忆功能，组合电路没有记忆功能 D 以上说法均不对CBACABCBAABCY3.下列逻辑代数运算错误的是：（下列逻辑代数运算错误的是：（ ） A、A+A=A；B、A. =1 C、AA= A ；D、A+ =14、在、在TTL三态门、三态门、OC门和异或门中，能实现门和异或门中，能实现线与功能的门电路有；能实现总线连接方式线与功能的门电

7、路有；能实现总线连接方式的门电路时。的门电路时。 5 的反函数是的反函数是AADEBCAY6某些输出门的输出除了通常的逻辑和逻辑外，还有第三种状态，即 状态，因而称为三态门，又称TSL门。7N个变量构成的最小项个数有 ，任意两个最小项之积恒为 ，全体最小项之和恒为 。8在TTL电路中，输入端悬空等效于 电平；在CMOS或非门电路中，对未使用的输入端应当接 。9、编码器的逻辑功能是、编码器的逻辑功能是( ) 。(a) 把某种二进制 代码 转换成某种输出状态(b) 将某种 状态转换成相应的二进制 代码 (c) 把二进制 数转换成 十进 制 数10、译码器的逻辑功能是、译码器的逻辑功能是 ( )。(

8、a) 把某种二进制代码转换成某种输出状态(b) 把某种状态转换成相应的二进制代码 (c) 把十进制数转换成二进制数11、在何种输入情况下，、在何种输入情况下，“与非与非”运算的结运算的结果是逻辑果是逻辑0。 A全部输入是全部输入是0 B.任一输入是任一输入是0 C.仅一输入是仅一输入是0 D.全部输入是全部输入是112、对于、对于MOS门电路，多余端不允许门电路，多余端不允许 A、悬空、悬空 B、与有用端并联、与有用端并联 C、接电源、接电源 D、接低电平、接低电平13. CMOS 传输门可以用来传输模拟信号和传输门可以用来传输模拟信号和数字信号数字信号14. 14. 当逻辑函数有当逻辑函数有

9、n n个变量时，共有个变量时，共有 个个变量取值组合？变量取值组合？ A. n B. 2n C. nA. n B. 2n C. n2 2 D. 2 D. 2n n15. 15. 一位八进制数可以用（一位八进制数可以用（ ）位二进）位二进制数来表示。制数来表示。 A. 2 B. 3 C. A. 2 B. 3 C. D. 16D. 1616. 16. 以下电路中常用于总线应用的有以下电路中常用于总线应用的有 。 A.TSLA.TSL门门 B.OCB.OC门门 C. C. 漏极开路门漏极开路门 D.CMOSD.CMOS与非门与非门17、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A

10、2A1A0=100时，输出 = 。18、直接把两个门的输出连在一起实现“与”逻辑关系的接法叫 。19、下列各式中是四变量A、B、C、D的最小项是： 。20、在下列电路中，只有（ ）属于组合逻辑电路。(a) 触发器 (b) 计数器 (c) 数据选择器 (d) 寄存器21、欲将2输入的与非门、异或门、或非门作非门使用，其多余的输入端的接法可依次为（ ）。（A）接高电平、高电平、低电平 （B）接高电平、低电平、低电平（C）接高电平、高电平、高电平 （D）接低电平、低电平、低电平22、欲对110个对象进行二进制编码，则至少需要( )位二进制数。 A. 5 B. 6 C. 7 D. 8 23、对于共阳接

11、法的发光二极管数码显示器，、对于共阳接法的发光二极管数码显示器，应采用应采用 电平驱动的七段显示译码器。电平驱动的七段显示译码器。24、半导体数码显示器的内部接法有两种形、半导体数码显示器的内部接法有两种形式：共式：共 接法和共接法和共 接法。接法。25、某港口对进港的船只分为A、B、C三类，每次只允许一类船只进港，且A类船优先于B类，B类优先于C类。A、B、C三类船只可以进港的信号分别是FA、FB、FC。设输入信号1表示船只要求进港，0表示不要求进港；输出信号1表示允许进港，0表示不允许进港。设计能实现上述要求的逻辑电路。并画出电路图。 26、某汽车驾驶员培训班进行结业考试，有三名评判员，其

12、中A为主评判员，B和C为副评判员。在评判时，按照少数服从多数的原则通过，但主评判员认为合格，亦可通过。用与非门设计能实现上述要求的逻辑电路。并画出电路图。 27、试用门电路设计一个逻辑电路供三人（A，B，C）表决使用。按少数服从多数的原则使问题Y通过。要求： 28、某逻辑电路的状态表如下，其输入变量 为 A，B，C，输出为F ，试写出F 的逻辑 式 29、已知某逻辑门电路输入， 及输出F的波形如图所示， 试写出逻辑状态表， 写出逻辑式， 画出逻辑图 ABF30、逻辑电路如图所示，写出逻辑式并化简。1&1&1BACDF31、试用3线-8线译码器CT74LS138和适当的门电路实现

13、函数： 。正常工作时STA =1， = =0。画出连线图。FABCABCABCBCBSTCST32、应用74151实现如下逻辑功能（33、八路数据选择器构成的电路如图所示， A 2 、 A 1 、 A 0 为数据输入端，根据图中对 D 0 D 7 的设置，写出该电路所实现函数 Y 的表达式。 YACABCABC.34、分析图8选1数据选择器的构成电路，写出其逻辑表达式。 21章章 时序逻辑电路时序逻辑电路1、由JK触发器构成的电路如图所示，其次态方程是： （ ）Q1C11J1K2、在、在RD=“0”，SD=“1” 时，基本时，基本RS触发器触发器置“0”(b) 置“1” (c) 保持原状态（d

14、）不定3、逻辑电路如图所示，分析、逻辑电路如图所示，分析RD ，SD 的波的波 形，当初始状态为形，当初始状态为“0”时，时，t1 瞬间输瞬间输 Q 为为( )。(a) “0” (b) “1” (c) 不 定RDSD 1t1RDQQSD4、下图中，如果C的频率是4000Hz, 那么Q1和Q2波形的频率各是： A 2000 Hz和4000 Hz B. 2000 Hz和1000 Hz C. 1000 Hz和2000 Hz D 4000 Hz和2000 Hz 5、若使J-K触发器直接置0，必须使SD= 、RD= ， 6、对于JK触发器，若J=K=1，则可完成 触发器的逻辑功能。 7、某计数器的输出波

15、形如图1所示，该计数器是( )进制计数器。 8、T触发器在T=0时具有（ ）功能。 A 保持 B 计数 C 置位 D 清零9、555电路通常可以组成的电路有( )。 、 单稳态电路,多谐振荡电路 、 不能组成任何电路 、 反向电路, 多谐振荡电路 D 、仅单稳态电路10.当维持-阻塞D触发器的RD=0时，触发器的次态（ ）。A 与CP和D有关 B 与CP和D无关，只能为0 C 只与CP有关 D 只与D有关11. 十二进制加法计数器需要（十二进制加法计数器需要（ 个个触发器触发器构成。构成。A、8； B、16； C、4； D、312、8位移位寄存器，串行输入时经位移位寄存器，串行输入时经 个脉冲

16、个脉冲后，后，8位数码全部移入寄存器中。位数码全部移入寄存器中。 A.1 B.2 C.4 D.813、当主从型JK触发器（下降沿触发）的CP,J,K端分别加上如下图所示的波形时，试画出Q端的输出波形,Q的初始状态为1。 14把JK触发器转换为D触发器的方法是： 。 15一级触发器可以记忆 位二进制信息，N级触发器可以记忆 种不同的状态。 16、触发器有 个稳态，它可记录 位二进制码。存储8位二进制信息要 个触发器。 17、若使J-K触发器直接置0，必须使SD= 、RD= ， 18、把JK触发器转换为T触发器的方法是 。 19四级触发器可以记忆 位二进制信息，N级触发器可以记忆 种不同的状态。

17、20、由10级触发器构成的二进制计数器，其模值为 （ ）A、 10 B、 20 C 、1000 D 、1024 21、计数器的模值是60,应取触发器的个数至少为 。 (a) 5 (b) 4 (c) 7 (d) 622.对于对于D触发器，欲使触发器，欲使Qn+1=Qn，应使输入，应使输入D= 。A.0 B.1 C.Q D.23. N个触发器可以构成能寄存个触发器可以构成能寄存 位二进制数码的位二进制数码的寄存器。寄存器。 A.N-1 B.N C.N+1 D.2N24、触发器按功能可分为、触发器按功能可分为 触发器、触发器、 触发器、触发器、D触发器、触发器、T触发器等触发器等 25、时序逻辑电路

18、按其状态改变是否受统一定时信号控制，可将其分为 和 两种类型 26、根据下图的逻辑图及相应的CP，和D的波形，画出Q1端和Q2端的输出波形，设初始状态Q1=Q2=0 （6分）27、已知JK信号如图中所示，画出下降沿JK触发器输出端Q的波形。设触发器的初始状态为0。CPJK 28、已知74161是异步清0、同步置数的集成二进制芯片，试用1片74161实现一个11进制的加法计数器。（附74161管脚图）29、下图异步二进制计数器，各触发器的初态均为0，根据输入的波形画出各输出端Q0Q1Q2的波形，并说明它是加法计数器还是减法计数器。QQJKQ2QQJKQ1QQJKQ0CPCPQQQ012 30、写出图所示时序电路各