数字逻辑与数字系统之时序逻辑电路

1、(5-1)电子技术电子技术数字电路部分数字电路部分第五章第五章 时序逻辑电路时序逻辑电路(5-2)第五章第五章 时序逻辑电路时序逻辑电路5.1 概述概述5.2 寄存器寄存器 5.4 计数器的设计计数器的设计 5.5 计数器的应用举例计数器的应用举例 5.3 计数器的分析计数器的分析(5-3) 时序电路时序电路必然具有记忆必然具有记忆功能，因而组功能，因而组成时序电路的成时序电路的基本单元是触基本单元是触发器。发器。时序逻辑电路的特点时序逻辑电路的特点 在数字电路中，凡是任一时刻的在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，稳定输出不仅决定于该时刻的输入，而且而且还和电路原来的状

2、态有关还和电路原来的状态有关者，都者，都叫做时序逻辑电路，简称叫做时序逻辑电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XQYD5.1 概述概述(5-4)xix1y1yi组合电路逻辑组合电路逻辑组合逻辑电路组合逻辑电路存储电路存储电路yiy1x1xid1diqiq1外部外部输入输入外部外部输出输出F-FF-F控制输入控制输入F-FF-F状态输出状态输出(5-5)X外部输入外部输入Y外部输出外部输出D触发器的控制输入触发器的控制输入Q触发器的状态输出触发器的状态输出时序电路的结构时序电路的结构：1）由组合电路和存储电路（触发器）构成。）由组合电路和存储电路（触发器）构成。

3、2）触发器的状态与电路的输入信号共同决定了）触发器的状态与电路的输入信号共同决定了 电路的输出。电路的输出。(5-6)从电路结构上看从电路结构上看组合电路不含存储信息的触发器等元件。时序电路定含有存储信息的元件触发器。从功能描述上看从功能描述上看 组合电路组合电路 时序电路时序电路1.输出方程输出方程Y = F ( X ) 1.输出方程输出方程Y=F1(X,Qn)2.真值表真值表 2.驱动方程驱动方程D=F2(X,Qn) 3.状态方程状态方程Qn+1=F3(D,Qn) 4.状态转换图状态转换图(5-7)5.2 时序逻辑电路的一般分析方法时序逻辑电路的一般分析方法一、分析时序逻辑电路的一般步骤一

4、、分析时序逻辑电路的一般步骤 1由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。(5-8)解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程： 1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF011nnQQXZ01)(nQXJ1010KnQXJ0111K （2）写出驱动方程：二、同步时序逻辑电

5、路的分析举例二、同步时序逻辑电路的分析举例例例5.2.1：试分析图：试分析图5.2.2所示的时序逻辑电路。所示的时序逻辑电路。(5-9)（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：输出方程简化为：由此作出状态表及状态图。1Q0Q000110/0/0/15.2.3 X=0时的状态图nnnnnQQXQKQJQ01000010)(nnnnnQQXQKQJQ10111111)(nnnQQQ0110nnnQQQ1011nnQQZ01（4）作状态转换表及状态图 当X=0时：触发器的次态方程简化为：(5-10)由此作出状态表及状态图。将X=0与X=1的状态

6、图合并 起来得完整的状态图。0001100/00/00/11/11/01/01Q Q0001001/1/0/05.2.4 X=1时的状态图nnnQQQ0110nnnQQQ1011nnQQZ01当当X=1时：触发器的次态方程简化为：时：触发器的次态方程简化为：输出方程简化为：输出方程简化为：1Q0Q000110/0/0/15.2.3 X=0时的状态图(5-11)（5）画时序波形图。0001100/00/00/11/11/01/0根据状态表或状态图，根据状态表或状态图，可画出在可画出在CP脉冲作用下电路的时序图。脉冲作用下电路的时序图。(5-12)（6）逻辑功能分析：当当X=1=1时，按照减时，按

7、照减1 1规律从规律从1001001010010010循环变化，循环变化，并每当转换为并每当转换为0000状态（最小数）时，输出状态（最小数）时，输出Z=1=1。该电路一共有3个状态00、01、10。当当X=0=0时，按照加时，按照加1 1规律规律从从0001100000011000循环变化，循环变化，并每当转换为并每当转换为1010状态（最大数）时，输出状态（最大数）时，输出Z=1=1。所以该电路是一个可控的3进制计数器。0001100/00/00/11/11/01/0图5.2.5 例5.2.1完整的状态图(5-13)三、异步时序逻辑电路的分析举例三、异步时序逻辑电路的分析举例例5.2.2：

8、试分析图5.2.7所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式。时钟方程：时钟方程：CP0=CP （时钟脉冲源的上升沿触发。）CP1 1= =Q0 0 （当（当FF0 0的的Q0 0由由0101时，时，Q1 1才可能改变状态。）才可能改变状态。）(5-14)（3）作状态转换表。（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：1111nnQDQnnQDQ0010（CP由由01时此式有效）时此式有效） （Q0由由01时此式有效）时此式有效） 输出方程：输出方程：各触发器的驱动方程：各触发器的驱动方程：(5-

9、15)（5 5）逻辑功能分析）逻辑功能分析 由状态图可知：该电路一共有由状态图可知：该电路一共有4个状态个状态00、01、10、11，在时，在时钟脉冲作用下，按照减钟脉冲作用下，按照减1规律循环变化，所以是一个规律循环变化，所以是一个4进制减进制减法计数器，法计数器，Z是借位信号。是借位信号。Q/0/0/110111000Q/001Z1QCPQ0（4）作状态转换图、时序图。(5-16)5.2 寄存器和移位寄存器寄存器和移位寄存器1寄存器寄存器1. 寄存器的寄存器的定义定义 能够暂存数据的部件。 寄存器的寄存器的功能功能 接收、存放、传送数据。寄存器的寄存器的组成组成 触发器及门电路。说明：对寄

10、存器中的触发器只要求它具有置1、 置0的功能即可，因而无论用何种类型的 触发器都可组成触发器。(5-17)2. 寄存器的寄存器的种类种类1）并行输入寄存器并行输入寄存器 输入数据可同时送入寄存器内。 2）串行输入寄存器串行输入寄存器 亦称“移位寄存器”，数据串行输入，有左移、右移、双向移位。 (5-18)Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲( CP )A0-A3：待存数据：待存数据Q0-Q3：输出数据输出数据 工作过程：工作过程：接收脉冲到达后，将待存数据送接收脉冲到达后，将待存数据送至各至各D触发器触发器 ， 取数脉冲加入后

11、将所存数据取数脉冲加入后将所存数据送出。送出。 四位数码寄存器四位数码寄存器(5-19)5.2.2 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各，就是将寄存器所存各位位 数据，在每个移位脉冲的作用下，向左数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它或向右移动一位。根据移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移双向移位寄存器位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)(5-20) 根据移位数根据移位数据的输入输据的输入输出方式，又可出方式，又可将它分为将

12、它分为串串行行输输入入串串行输行输出出、串串行输行输入入并并行输行输出出、并并行输行输入入串串行输行输出出和和并并行行输输入入并并行输行输出出四种电路结四种电路结构：构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出(5-21)用波形图表示如下：用波形图表示如下：输入输入D 1011Q3Q2Q1Q0CPCP0 00 00 01 10 00 01 10 01 10 01 10 01 11 10 01 11 11 11 10 00 01 11 11 1(5-22)(5-23)1）框图框图控制方式选择控制方式选择Q0Q

13、1Q3Q2D0D1D3D2DIRDILCPS1S0DR74LS194右移送数端右移送数端左移送数端左移送数端异步清零异步清零并行数据输入并行数据输入并行数据输出并行数据输出移位时钟移位时钟(5-24)2）工作方式控制工作方式控制S1 S0 RD CP 工作方式0 0 1 保持0 1 1 右移（ DIL= ）1 0 1 左移（ DIR= ）1 1 1 并行加载 0 异步清零(5-25)3）功能功能这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种功能。32101n31n21n11n0n3n2n1n01n31n21n11n0DDDDQQQQQQQQQQQQ 并行加载保持(5-

14、26)4）用用7419474194实现左移、右移及实现左移、右移及 并行加载。并行加载。CP Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL数据011右移串出(5-27)CP Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL 数据101左移串出(5-28)CPQ0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL 111并行加载（4位并行数据输入）(5-29)Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL11CP1 0 0 0用74194构成环型计数器：有 2N - N种无效状

15、态，无自启动能力。1000010000010010Q0Q1Q2Q3 启动(5-30)Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL11CP0 1 1 1Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL111 1 1 1预置单脉冲例：用74194构成广告流水灯电路。(5-31)例3. M=7Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL01CP &Q0Q1Q2Q3 00001000000100111100111001111111(5-32)计数器的功能和分类计数器的功能和分类1. 计数器的计数器

16、的功能功能 记忆输入脉冲的个数。用于定时、分记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。频、产生节拍脉冲及进行数字运算等等。2. 计数器的计数器的分类分类同步计数器和异步计数器。同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数循环规律有时也用计数器的计数循环规律(或称或称模数模数)来区分各种不同的计数器，如二来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器、十进制计数器、二十进制计数器等等。进制计数器等等。5.4 计数器计数器(5-33)5.4.1 异步计数器异步计数器工作原理：工作

17、原理： 4个个JK触发器都接成触发器都接成T触发器。触发器。 每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。 每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ一、一、二进制计数器二进制计数器1 1二进制异步计数器二进制异步计数器 （1 1

18、）二进制异步加法计数器（）二进制异步加法计数器（4 4位）位） (5-34)由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计数脉冲的周期分别是计数脉冲( (CP) )周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。CPQ0Q1Q2Q3用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。(5-35)工作原理：工作原理：D触发器也都接成触发器也都接成T触发器触发器。 由于是上升沿触发，则应将低位触发器的由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器

19、的端与相邻高位触发器的时钟脉冲输入端相连，即从时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。 它也同样具有分频作用。它也同样具有分频作用。C1CPFF31DQ3计数脉冲QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脉冲CR（2 2）二进制异步减法计数器）二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。(5-36)231 0QQQ Q00001111111011011100101110011010100001110110010101000011001000

20、01CPQ0Q1Q2Q3二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。为了提高计数速度，可采用同步计数器。(5-37)由于该计数器的翻转规律性较强，只需用由于该计数器的翻转规律性较强，只需用“观察法观察法”就可设计出电路：就可设计出电路：因为是因为是“同步同步”方式，方式，

21、所以将所有触发器的所以将所有触发器的CPCP端连在一起，接计端连在一起，接计数脉冲。数脉冲。 然后分析状态图，然后分析状态图，选择适当的选择适当的JKJK信号。信号。2 2二进制同步计数器二进制同步计数器（1 1）二进制同步加法计数器）二进制同步加法计数器(5-38)1KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脉冲1JQ&计数脉冲RQ&1KQ1J11J1KQ0CR分析状态图可见：分析状态图可见：FF0 0：每来一个：每来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0= =K0 0=1=1。FF1

22、1：当：当Q0 0=1=1时，来一个时，来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J1 1= =K1 1= = Q0 0 。FF2 2：当：当Q0 0Q1 1=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J2 2= =K2 2= = Q0 0Q1 1FF3 3： 当当Q0 0Q1 1Q2 2=1=1时，时， 来一个来一个CP，向相反的状态翻转一次。所向相反的状态翻转一次。所以选以选J3 3= =K3 3= = Q0 0Q1 1Q2 21(5-39)将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来

23、，并引入一加/ /减控制信号减控制信号X便构成便构成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。w（3 3）二进制同步可逆计数器）二进制同步可逆计数器（2 2）二进制同步减法计数器）二进制同步减法计数器分析分析4 4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：的驱动方程改为：(5-40)作出二进制同步可逆计数器的逻辑图：作出二进制同步可逆计数器的逻辑图：当控制信号当控制信号X=0时，时

24、，FF1FF3中的各中的各J、K端分别与低位各触发器的端分别与低位各触发器的端相连，作减法计数。端相连，作减法计数。实现了可逆计数器的功能。实现了可逆计数器的功能。QR02Q11JQCRRQFF清零脉冲FFC10C11K1K计数脉冲1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X 加/减控制信号Q当控制信号当控制信号X=1时，时，FF1FF3中的各中的各J、K端分别与低位各触发器的端分别与低位各触发器的Q端相连，作加法计数。端相连，作加法计数。(5-41)当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；当当N2n时，为非二进制计

25、数器。非二进制计数时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。器中最常用的是十进制计数器。二、非二进制计数器二、非二进制计数器N进制计数器又称模进制计数器又称模N计数器。计数器。(5-42)1 1 84218421BCD码同步十进制加法计数器码同步十进制加法计数器QQ1KR1J2QC10C111JFFRQ计数脉冲清零脉冲CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：）写出驱动方程：10J10KnnQQJ031nQK

26、01nnQQJ012nnQQK012nnnQQQJ0123n03QK (5-43)（2）转换成次）转换成次然后将各驱动方程代入然后将各驱动方程代入JK触发器的特性方程，得各触发触发器的特性方程，得各触发器的次态方程：器的次态方程： nnQQJ03110J10KnQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK nnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnnnnnQQQQQQQKQJQ201201222212nnnnnnnnnQQQQQQQKQJQ303012333313先写出先写出JK触发器的特

27、性方程触发器的特性方程(5-44)设初态为设初态为Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次态方程进行计算，代入次态方程进行计算，得状态转换表如表得状态转换表如表5.3.55.3.5所示。所示。（3）作状态转换表。）作状态转换表。(5-45)2310QQQ Q0000100001000011000100101001010101100111CPQ0Q1Q2Q312345678910（4 4）作状态图及时序图。）作状态图及时序图。(5-46) 由于电路中有由于电路中有4个触发器，它们的状态组合共有个触发器，它们的状态组合共有16种。而在种。而在8421BCD码计数器中只用了码计数

28、器中只用了10种，称为有效状态。其余种，称为有效状态。其余6种状态种状态称为无效状态。称为无效状态。当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有用下，最终进入有效状态，我们就称该电路具有自启动自启动能力能力。231 0QQQ Q0000100001000011000100101001010101100111101010111101110011111110有效循环（5）检查电路能否自启动）检查电路能否自启动用同样的分析的方法分别求出用同样的分析的方法分别求出6种无效状态下的次态，得到

29、完整的状种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。态转换图。可见，该计数器能够自启动。(5-47)CP2 2= =Q1 1 （当（当FF1 1的的Q1 1由由1010时，时，Q2 2才可能改变状态。）才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1 1）写出各逻辑方程式。）写出各逻辑方程式。 时钟方程：时钟方程： CP0 0= =CP （时钟脉冲源的下降沿触发。）（时钟脉冲源的下降沿触发。）CP1 1= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q1 1才可能改变状态

30、。才可能改变状态。) )CP3 3= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q3 3才可能改变状态才可能改变状态) )1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ&28421BCD码异步十进制加法计数器码异步十进制加法计数器(5-48)1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ&各触发器的驱动方程：各触发器的驱动方程：10J10KnQJ3111K12J12KnnQQJ12313K(5

31、-49)（2）将各驱动方程代入）将各驱动方程代入JK触发器的特性方程，得各触发触发器的特性方程，得各触发器的次态方程：器的次态方程：10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010（CP由10时此式有效） nnnnnQQQKQJQ13111111（Q0由10时此式有效） nnnnQQKQJQ2222212（Q1由10时此式有效） nnnnnnQQQQKQJQ312333313（Q0由10时此式有效） (5-50)设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。（3）作状态转换表

32、。）作状态转换表。(5-51)二二- -五五- -十十进制异步计数器进制异步计数器1. 1. 框图框图M=5 M=2Q0Q1 Q2 Q3 Q0 Q1 Q2 Q3 D0 D1 D2 D30CP1CP(5-52)CP0CP1Q0 Q1 Q2 Q3D0 D1 D2 D354LS196 M=2M=2计数器的计数脉冲计数器的计数脉冲 M=5M=5计数器的计数脉冲计数器的计数脉冲Q Q0 0 Q Q3 3计数器的输出计数器的输出D D0 0 D D3 3计数器的数据输入计数器的数据输入 异步清零输入端异步清零输入端 异步清零输入端异步清零输入端0CP1CPCRLD/CT(5-53)3. 应用举例应用举例1

33、）M=2计数器CP0CP1Q0 Q1 Q2 Q3D0 D1 D2 D354LS196CP输出(5-54)2）M=5计数器CP输 出CP0CP1Q0 Q1 Q2 Q3D0 D1 D2 D354LS196(5-55)3）M=10计数器CP最低位最高位CP0CP1Q0 Q1 Q2 Q3 D0 D1 D2 D354LS196(5-56)例. M=100CP0CP1Q0 Q1 Q2 Q3D0 D1 D2 D354LS196(个位)CPCP0CP1Q0 Q1 Q2 Q3D0 D1 D2 D354LS196(十位)权：1 2 4 8 10 20 40 80(5-57)(5-58)(5-59)(5-60)5.

34、4.3 N进制计数器进制计数器1. 由触发器构成的由触发器构成的N进制计数器进制计数器例：设计例：设计8421BCD码同步十进制加法计数器码同步十进制加法计数器l确定触发器的级数和类型确定触发器的级数和类型l列状态转换表和状态转换条件表列状态转换表和状态转换条件表l求驱动方程求驱动方程l画出逻辑图画出逻辑图l校验校验(5-61)1.确定触发器的级数和类型确定触发器的级数和类型 一般采用一般采用JK触发器或触发器或D触发器触发器，因，因为集成产品中只提供这两个品种。为集成产品中只提供这两个品种。 由于由于JK触发器的逻辑功能最齐全，触发器的逻辑功能最齐全，设计结果往往比较简单，所以经常用设计结果

35、往往比较简单，所以经常用JK触发器，在大规模集成电路中则经触发器，在大规模集成电路中则经常采用常采用D触发器。触发器。(5-62)2.列状态转换表和状态转换条件表列状态转换表和状态转换条件表(5-63)3.求驱动方程求驱动方程(5-64)4.画出逻辑图画出逻辑图5.校验校验(5-65)(5-66)(5-67)2. 移位寄存器型移位寄存器型N进制计数器进制计数器1.1.环型计数器环型计数器（M = NM = N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 1000010000010010主循环主循环(5-68)1100011010010011110111101011011110

36、10000001011111无效循环无效循环(5-69)123CP41234Q0Q1Q2Q3(5-70)自启动逻辑电路的设计自启动逻辑电路的设计（1）将正常时序和多余状态排列成表）将正常时序和多余状态排列成表（2）根据要求写出各状态反馈的反馈函数的真值。）根据要求写出各状态反馈的反馈函数的真值。(5-71)（3）做反馈函数的卡诺图，求出反馈函数）做反馈函数的卡诺图，求出反馈函数（4）断开原来的反馈线，按求出的反馈逻辑重新设置）断开原来的反馈线，按求出的反馈逻辑重新设置反馈电路。反馈电路。234QQQF (5-72)自启动环型计数器的状态转换图自启动环型计数器的状态转换图(5-73)2.2.扭环

37、型计数器扭环型计数器D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 00001000000100111100111001111111有效循环此为循环码(5-74)00101001010110110100101001101101无效循环有 2N -2N种无效状态，无自启动能力。(5-75)自启动逻辑电路的设计自启动逻辑电路的设计（1）根据真值表填卡诺图。找出异常时序进入正常时）根据真值表填卡诺图。找出异常时序进入正常时序的突破口。序的突破口。(5-76)标有标有r的方格应按原来的方格应按原来 的的“1”看，两个看，两个有有s的方格视为的方格视为“1”可使反馈函数最简。可使反馈函数最

38、简。则有：则有：241QQQF(5-77)(5-78)3. 用集成计数器芯片构成的用集成计数器芯片构成的N进制计数器进制计数器集成计数器品种很多，最常用的有：集成计数器品种很多，最常用的有：2/10进制可预制同步加法计数器（异步清除），进制可预制同步加法计数器（异步清除），如如74LS160、74HC160等。等。2/16进制可预制同步加法计数器（异步清除），进制可预制同步加法计数器（异步清除），如如74LS161、74HC161等。等。2/10进制可预制同步加法计数器（同步清除），进制可预制同步加法计数器（同步清除），如如74LS162、74HC162等。等。2/16进制可预制同步加法计数器

39、（同步清除），进制可预制同步加法计数器（同步清除），如如74LS163、74HC163等。等。(5-79)2/10进制可预制同步可逆计数器（加减控制），进制可预制同步可逆计数器（加减控制），如如74LS190、74HC190等。等。2/16进制可预制同步可逆计数器（加减控制），进制可预制同步可逆计数器（加减控制），如如74LS191、74HC191等。等。2/5分频异步加法计数器，如分频异步加法计数器，如74LS90、 74LS290 等。等。(5-80)2/10和和2/16进制可预制同步加法计数器进制可预制同步加法计数器74LS160/161功能表功能表(5-81)(5-82)(5-83)计

40、数器的扩展计数器的扩展(5-84)例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器。进制计数器。QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ计数脉冲RCO20DRD&Q0Q0000Q00010100001100102100101100101100010111Q3组成任意进制计数器组成任意进制计数器（1）异步清零法）异步清零法 异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。(5-85)QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0132Q

41、Q Q Q3Q0010000000011Q0001Q1Q010020101（2）同步清零法）同步清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。(5-86)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲&Q30QQ21Q1100011001101001101002Q11011QQQ3010101111001011010001010（3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器7