EDA技术实用教程 Verilog 第三讲 硬件介绍

1、FPGA/CPLD硬件基础武 斌CPLD/FPGA芯片n那么是那么是CPLD/FPGA？n如何改写数字逻辑？如何改写数字逻辑？有赖于三个条件有赖于三个条件:n电路集成度不断提高电路集成度不断提高 SSIMSILSIVLSIn计算机技术的发展计算机技术的发展n设计方法的发展：自下而上设计方法的发展：自下而上自上而下自上而下CPLD/FPGA器件的优点n芯片集成度高、功耗低、可靠性高、硬芯片集成度高、功耗低、可靠性高、硬件资源丰富件资源丰富 nFPGA/PLD开发周期短、投入小、风险开发周期短、投入小、风险小小 满足用户多样性需求，避免满足用户多样性需求，避免ASIC风险风险n具有完善先进的开发工

2、具具有完善先进的开发工具n可以反复地擦除、编程，方便设计的修可以反复地擦除、编程，方便设计的修改和升级改和升级n灵活地定义管脚功能灵活地定义管脚功能n保密性较好保密性较好FPGA/CPLD发展历史- PROM-PAL-GAL-PLD- CPLD/FPGAn固定数字逻辑固定数字逻辑nPROMnPALnGALn20世纪世纪80年代中期：年代中期： Xilinx -FPGA Altera-E/CPLDn20世纪世纪90年代中期：年代中期： ISP技术的高密度器件技术的高密度器件与或式与或式组合组合逻辑逻辑输入输出CPLD/FPGA的发展趋势n向高集成度、高速度方向进一步发展向高集成度、高速度方向进一

3、步发展n最高集成度已达到最高集成度已达到400万门万门n向低电压和低功耗方向发展，向低电压和低功耗方向发展，5V3.3V2.5V1.8V1.5V 1.2Vn内嵌多种功能模块内嵌多种功能模块nRAM， ROM， PLL，差分接口，硬件乘法，差分接口，硬件乘法器器n其他可编程其他可编程IP：cpu，通信接口等，通信接口等n向数、模混合可编程方向发展向数、模混合可编程方向发展FPGA/CPLD分类按集成度n低密度：低密度： 1万门万门nPAL, GAL, PROMn中密度：中密度：1-10门门n高密度：高密度：100门已经有超过门已经有超过400万门的万门的器件器件nCPLD,FPGAnSOC（Sy

4、stem On a Chip）CPLD/FPGA分类逻辑结构n基于基于乘积项乘积项（Product-Term）技术）技术n基于基于查找表查找表（Look-Up table）技术）技术， 1，SRAM 工艺的大规模工艺的大规模FPGA (10,000门以上门以上)，可反复在，可反复在线编程，每次上电需重新下载，实际应用时需外挂线编程，每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序。用于保存程序。 2，EEPROM 或或Flash工艺的中小规模工艺的中小规模FPGA (5,000门以下门以下) ，反复编程，不用每次上电重新下载。反复编程，不用每次上电重新下载。n基于基于反熔丝反熔丝（

5、Anti-fuse）技术的）技术的FPGA。 OTP Actel器件器件逻辑元件符号表示PLD的逻辑符号表示方法与门乘积项PROM结构n与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。nEPROM和EEPROM用用PROM实现组合逻辑电路功能实现组合逻辑电路功能实现的函数为：实现的函数为：BABAF1BABAF2BAF3固定连接点固定连接点（与）（与）编程连接点编程连接点（或）（或）n逻辑元件符号表示逻辑元件符号表示PAL原理原理BnAn“或”阵列（固定）SnCn+1“与”阵列(可编程)Cnnnnnnnnnnnnn

6、nnnnnnnnCBCABACCBACBACBACBAS1AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn用用PAL实现全加器实现全加器PAL与与PROM区别区别GAL结构GAL器件：器件： 用可编程的用可编程的输出逻辑宏输出逻辑宏单元单元（OLMC）代替固定的代替固定的或阵列，可或阵列，可实现时序电实现时序电路路。逻辑宏单元OLMCCPLD内部结构（内部结构（Altera的的MAX7000S系列系列）逻辑阵列模块I/O单元连线资源逻辑阵列模块中包含逻辑阵列模块中包含16宏单元宏单元宏单元内部结构宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器扩展乘积项扩展乘积项

7、 可编程连线阵列可编程连线阵列PIA I/O控制块控制块 FPGA结构原理图结构原理图三个部分组成：三个部分组成：n可编程逻辑块可编程逻辑块（LAB）n可编程输入输可编程输入输出模块（出模块（IOB）n可编程内部连可编程内部连线（线（PIC）IOBLAB包含多个包含多个逻辑单元（逻辑单元（LE）PICEach LAB consists of the fo 16 LEs ，LAB control signals， LE carry chains Register chains， Local interconnectLE（logic element）内部结构内部结构查找表的基本原理查找表的基本原理

8、N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式查找表的基本原理N个输入的逻辑函数需要个输入的逻辑函数需要2的的N次方的容量的次方的容量的SRAM来实现，一般多于输入的查找表采用多来实现，一般多于输入的查找表采用多个逻辑块个逻辑块级连级连的方式的方式查找表查找表与门与门查找表查找表与门与门查找表查找表与门与门d3:0d7:4d11:8FPGA的可编程互连线nFPGA的可编程互连线较多采用的可编程互连线较多采用反熔丝反熔丝的多路开的多路开关类型：编程方式是一次性的反熔丝和采用多路关类型：编程方式是一次性的反熔丝和采用多路开关实现逻辑。开关实现逻

9、辑。ABField OxideDiffusionPolysiliconPLICE Dielectric编程后的逻辑连接示例ABAB+AB可编程的I/O单元n能兼容能兼容TTL和和CMOS多种接口和电压标准多种接口和电压标准n可配置为输入、输出、双向、集电极开路和三可配置为输入、输出、双向、集电极开路和三态等形式态等形式n能提供适当的驱动电流能提供适当的驱动电流n降低功耗，防止过冲和减少电源噪声降低功耗，防止过冲和减少电源噪声n支持多种接口电压（降低功耗）支持多种接口电压（降低功耗）n1.20.5um,5Vn0.35um,3.3Vn0.25um,internal 2.5V,I/O3.3Vn0.1

10、8um,internal 1.8V,I/O，2.5V and 3.3V差分接口可编程连线阵列n在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络nCPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间性能容易预测。FPGA中的嵌入式阵列（EAB）n可灵活配置的可灵活配置的RAM块块n用途用途n实现比较复杂的函数的查找表，如正弦、余实现比较复杂的函数的查找表，如正弦、余弦等。弦等。n可实现多种存储器功能，如可实现多种存储器功能，如RAM，ROM，双口双口RAM，FIFO，Stack等等n灵活配置方法：灵活配置方法：2568，也可配成，也可配成5124内

11、部晶体震荡器n高速反向放大器用于和外部晶体相接，形成内部晶体振荡器。n提供将振荡波形二分频成对称方波的功能。CPLD与FPGA的区别CPLDFPGA内部结构内部结构ProducttermLookup Table程序存储程序存储内部内部EEPROM、 掉电数掉电数据不丢失据不丢失SRAM，外挂，外挂EEPROM、掉电重、掉电重配置配置资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度粗粒度结构，密度粗粒度结构，密度低低芯片的利用率较高芯片的利用率较高细粒度结构，密度细粒度结构，密度高高芯片的利用率较低芯片的利用率较低使用场合使用场合完成控制、组合逻辑完成控制

12、、组合逻辑时序逻辑、复杂的算法，时序逻辑、复杂的算法，速度速度慢慢快快其他资源其他资源少少多、多、EAB，锁相环、乘法器等，锁相环、乘法器等保密性保密性可加密可加密保密性不强（可抄）保密性不强（可抄）FPGA与CPLD的区别nFPGA为非连续式布线，为非连续式布线，CPLD为连续式布线。为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，器件在每次编程时实现的逻辑功能一样，但但走的路线不同走的路线不同，因此，因此延时不易控制延时不易控制，要求开，要求开发软件允许工程师对关键的路线给予限制。发软件允许工程师对关键的路线给予限制。nCPLD每次布线路径一样，每次布线路径一样，CPLD的连续式

13、互的连续式互连结构利用具有同样长度的一些金属线实现逻连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。辑单元之间的互连。连续式互连结构连续式互连结构消除了分消除了分段式互连结构在定时上的差异，并在逻辑单元段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。之间提供快速且具有固定延时的通路。CPLD的延时较小。的延时较小。CPLD/FPGA的编程与配置 在系统编程技术(ISPIn System Program)n对对CPLD/FPGA的逻辑功能可在线随时的逻辑功能可在线随时进行修改进行修改, 由由Lattice公司率先发明公司率先发明n优点：优点：n方便硬件的调试方

14、便硬件的调试n方便硬件版本的升级，类似于软件升级方便硬件版本的升级，类似于软件升级In System Program芯片安装焊接1.将将PLD/FPGA焊在焊在PCB板上板上 2.接好编程电缆接好编程电缆 3.现场烧写现场烧写PLD芯片芯片编程引脚边界扫描测试技术BSTBoundary Scan Testn据据IEEE1149.1标准标准JTAG，用于解决大，用于解决大规模集成电路的测试问题。规模集成电路的测试问题。n现在新开发的可编程器件都支持边界扫现在新开发的可编程器件都支持边界扫描技术，并将其作为描技术，并将其作为ISP接口。接口。n在在DSP开发和嵌入式处理器的开发中应开发和嵌入式处理器的开发中应用得非常广泛。用得非常广泛。边界测试原理大规模PLD产品概述 Xilinx公司的公司的PLD器件器件 1. Virtex-6系列系列FPGA 2. Spartan-6器件系列器件系列 3. XC9500/XC9500XL系列系列CPLD 4. Xilinx Spartan-3A系列器件系列器件 5. Xilinx的的IP核核 大规模PLD产品概述 Altera公司的公司的PLD器件器件 1. Stratix 4/6 系列系列FPGA 2. Cyclone 4系列系列FPGA 3. Cyclone系列系列FPGA（低成本（低成