理学计算机学习教案

1、会计学1理学理学(lxu)计算机计算机第一页，共70页。5.1 基本(jbn)逻辑门电路1. 基本(jbn)逻辑门 最基本的逻辑关系只有(zhyu)三种，就是我们在第4章向大家介绍的与逻辑、或逻辑和非逻辑。能够实现上述逻辑关系的基本逻辑门相应为与门、或门和非门。 （1) “与”门 当门电路用二极管、晶体管和电阻等分立元件构成时，称为分立元件门电路。目前电子工业的飞速发展和集成电路的日新月异，分立元件门电路几乎都被集成门电路所取代。但是，为了更好地理解和掌握基本逻辑门电路的工作原理和逻辑功能，我们仍用分立元件的门电路剖析基本逻辑门的电路组成及逻辑功能。第1页/共70页第二页，共70页。D1D2U

2、CCR“”门电路 一个“与”门的输入端至少为两个(lin )，输出端只有一个。输入中只要(zhyo)有一个为低电平0时，该低电平二极管就会迅速导通，输出F将被钳位到低电平0；其余为高电平的输入端，其端子上串接的二极管呈截止态。输入全部(qunb)为高电平3V时，输入端上串接的二极管同时导通，输出F被钳位在高电平“1”。“”门逻辑电路图符号 AB注意：分析过程中与门电路输入端上串接的二极管，都是按理想二极管处理的，即导通后管压降为0V(实际硅管0.7V，锗管0.3V)。0V3V3V3V第2页/共70页第三页，共70页。（2) “或”门D1D2UCCR“”门电路 一个“或”门的输入端也是至少为两个

3、，其输出(shch)端只有一个。输入中只要有一个为高电平3V时，串接其上的二极管则迅速导通，输出F将被钳位到高电平1；其余为低电平的输入端，其端子(dun z)上串接的二极管呈截止态。输入(shr)全部为低电平0时，输入(shr)端上串接的二极管同时导通，输出F被钳位在低电平“0”。“”门逻辑电路图符号 AB电路中二极管的极性画法和与门电路的区别，所有管子都是按照理想二极管处理的。3V0V0V0V第3页/共70页第四页，共70页。（3) “非”门RCUBBUCCRB1RB2“”门电路 输入变量(binling)A 为高电平3V时，三极管饱和导通，ICRC+UCC，因此输出F为低电平0.3V；

4、当输入变量A 为低电平0V时，三极管截止(jizh)，输出F +UCC，显然为高电平+UCC。3V0VUCC 由图可看出，一个“”门的输入端，输出端也只有一个。“”门逻辑路图符号 符号第4页/共70页第五页，共70页。2. 复合(fh)门电路 为提高(t go)二极管和晶体管的应用范围，常把与门、或门和非门按照一定形式组合起来，构成各种复合门电路。(1) “与非”门ABF 显然，与非门电路的逻辑(lu j)功能为：有0出1；全1出0与非门真值表FAB 一个与门和一个非门构成与门非门FAB的逻辑电路图符号与非门的逻辑函数式为第5页/共70页第六页，共70页。(2) “或非”门BAF显然，或非门电

5、路的逻辑(lu j)功能为：有1出0；全0出1或非门真值表FAB 一个(y )或门和一个(y )非门构成或非门或门非门FAB或非门的逻辑函数式为：第6页/共70页第七页，共70页。(3) “与或非”门CDABFF1 AB两个(lin )与门、一个或门和一个非门构成与或非门与门非门F2 CD与门或门 AB CDF3 F或非门的逻辑函数式为：第7页/共70页第八页，共70页。(4) “异或”门 ABF AB 异或门是一个只有两输入、一输出(shch)的逻辑门电路。 由异或门真值表可看出(kn ch)，其逻辑功能可描述为：相同出0，相异出1。同或门图符号 显然，同或门是异或门的非。其逻辑功能：。异或

6、门真值表(5) “同或”门同或门真值表BAABBAF异或门逻辑式BABAABF同或门逻辑表达式A B第8页/共70页第九页，共70页。3. 集成(j chn)门电路 分立元件构成的门电路，不但元件多体积大，而且连线和焊点(hn din)也太多，因而造成电路的可靠性较差。随着电子技术的飞速发展及集成工艺的规模化生产，目前(mqin)分立元件门电路已经被集成门电路所替代。 采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路，这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比，不但体积小、重量轻、功耗小

7、、速度快、可靠性高、而且成本较低、价格便宜，十分方便于安装和调试。 按导电类型和开关元件的不同，集成门电路可分为双极型集成逻辑门和单极型集成逻辑门两大类。第9页/共70页第十页，共70页。(1) TTL集成电路(jchng-dinl) 逻辑电路的输入(shr)端和输出端都采用了半导体晶体管，称之为Transistor- Transistor-Logic(晶体管-晶体管-逻辑电路)，简称为TTL，TTL集成逻辑门是目前应用最广泛的集成电路。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)1)TTL与非门第10页/共70页第十一页，共70页。R4R3R5R2R13KUCC7

8、501003003K5V(U0)(Ui) 输入级由多发射极晶体管T1和电阻R1组成。所谓多发射极晶体管，可看作(kn zu)由多个晶体管的集电极和基极分别并接在一起，而发射极作为逻辑门的输入端。多个发射极的发射结可看作是多个钳位二极管，其作用是限制(xinzh)输入端可能出现的负极性干扰脉冲。Tl的引入，不但加快了晶体管T2储存电荷的消散，提高了TTL与非门的工作速度，而且实现“与”逻辑作用。第11页/共70页第十二页，共70页。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui) 中间级由电阻R2，R3和三极管T2组成。中间级又称为(chn wi)倒相极，其作用是从T2的

9、集电极和发射极同时输出两个相位相反的信号，作为输出极里的三极管T3和T5的驱动信号，同时控制输出级的T4、T5管工作在截然相反的两个状态，以满足输出级互补工作的要求。三极管T2还可将前级电流(dinli)放大以供给T5足够的基极电流(dinli)。第12页/共70页第十三页，共70页。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui) 输出(shch)级由晶体管T3、T4和T5，电阻R4和R5组成推拉式的互补输出电路。 T5导通时T4截止，T5截止时T4导通。由于采用了推挽输出(又称图腾输出)，该电路不仅增强了带负载能力，还提高了工作(gngzu)速度。第13页/共70页

10、第十四页，共70页。R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)输入端至少有一个为低电平时的工作(gngzu)情况：0.3V3.6V3.6V3.6V0.3V低电平对应的PN结导通，T1的基极电位(din wi)被固定在0.3+0.7=1V上。显然T1的集电结反偏，导致T2、T5截止。T2截止时的集电极电位：V2CUCC=5V深度饱和 T2管集电极5V的电位足以使T3、T4导通并处于深度饱和状态。因R2和IB3都很小，均可忽略不计，所以与非门输出端F点的电位：VFUCCIB3R2UBE3UBE4500.70.73.6V实现了有0出1的与非功能第14页/共70页第十五页

11、，共70页。输入端全部(qunb)为高电平时的工作情况：R4R3R5R2R13KUCC7501003003K5V(U0)(Ui)3.6V3.6V3.6V3.6V0.3V由“地”经T2、 T5管的发射结电位(din wi)升至1.4V，经T1集电结升为2.1V 。显然T1处于(chy)倒置工作状态，此时集电结做为发射结使用。倒置情况下，T1可向T2基极提供较大电流。深度饱和 T2管深度饱和后，其发射极电流在电阻R3上产生的压降又为T5管提供足够的基极电流使T5管饱和导通，从而使与非门输出F点的电位等于T5管的饱和输出典型值：实现了全1出0的与非功能深度饱和第15页/共70页第十六页，共70页。

12、UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载(fzi)接380欧的等效电阻时，输出端的电压值。典型值0.3VTTL与非门的外特性(txng)和主要参数UILUIHu0/Vui/V1231234TTL与非门参数的测试要在一定条件下进行，一般要遵守的原则有：不用(byng)的输入端应悬空(悬空端子为高电平“1”)；输出高电平时不带负载；输出低电平时输出端应接规定的灌电流负载。TTL与非门外特性TTL与非门主要参数输出高电平U0H是被测TTL与非门一个输入端接地、其余输入端开路时的输出端电压值。典型值3.6V关门电平UOFF：输出为0.9UOH时，所对应的输入电压称为关门电平UOFF。

13、典型值为1V开门电平UON：输出为0.35V时，所对应的输入电压称为开门电平UON。典型值为1.4V 。其余参数看课本。UON输出低电平UOFF关门电平开门电平第16页/共70页第十七页，共70页。2)集电极开路(kil)的TTL与非门(OC门) 去掉(q dio)普通TTL与非门中的T3、T4管，让T5管的集电极开路，即构成集电极开路的“与非”门。R5R4R1R25VR3(U0)(Ui)RCUC OC门在使用时要外接一个(y )电源UC和一个(y )电阻RCOC门的特点是输出门T5的。第17页/共70页第十八页，共70页。R1R25VR3RCUC当OC门输入(shr)全为高时，T2和T5导通

14、饱和，输出F为低电平0.3VOC门输入有一个(y )为低时，T2、T5截止，输出F为高电平UCOC门同样可实现(shxin)与非功能OC门的逻辑电路图符号OC门可实现逻辑“线与”逻辑功能CDABCDABFFF21还能实现“与或非”逻辑运算第18页/共70页第十九页，共70页。左图所示即利用OC门使输出(shch)转换为12V 的电路 上述分析(fnx)可知，OC门具有“线与”功能，并且在线与的过程中实现了输出对输入的与或非逻辑运算。OC门还可用于数字系统接口部分的电平转换。ABRC12VOC门还可以(ky)用来驱动指示灯、继电器等，如左图所示电路。ABUC第19页/共70页第二十页，共70页。

15、3)三态门 三态门与普通TTL与非门相比，只是多出了一个(y )电阻和两个二极管。 三态门控制(kngzh)端EN=1时，二极管D2截止，相当于控制(kngzh)端放弃控制(kngzh)权，此时三态门相当于一个普通与非门，输出由输入端A、B决定。 三态门控制端EN=0(有效态)时，控制端行使控制权，此时T1饱和，其基极电位约为1V，使T2、T5截止，同时D2导通使T3、T4也截止。这时从外往输入端看进去，电路呈现高阻态。 由于电路在EN=1时输出有高、低电平两种状态；在EN=0时输出为高阻态，共呈三种状态，因此称为三态门。D2R5R4R1R2UCCR3RD1第20页/共70页第二十一页，共70

16、页。三态门真值表三态门逻辑图符号(fho)ABD1&EN&EN&END2DnE/DnE/D1E/D2L1L2Ln第21页/共70页第二十二页，共70页。两种常用的TTL与非门集成电路(jchng-dinl)芯片管脚排列图(a) 74LS00与非门芯片(xn pin)管脚排列图 1 2 3 4 5 6 7 & & & & 14 13 12 11 10 9 8 & & 1 2 3 4 5 6 7 14 13 12 11 10 9 8 (b) 74LS20与非门芯片(xn pin)管脚排列图 型号中74是指标准型系列TTL芯片；

17、L指低功耗；S表示肖特基。其中74LS00中包含四个2输入的与非门；74LS20包括两个4输入的与非门。芯片中的线和“”线均为公用。第22页/共70页第二十三页，共70页。 4、具有图腾结构的几个(j )TTL与非门输出端不能并联； 输出高电平(din pn)UOH(3.6V)、输出低电平(din pn) UOL(0.3V)，关门电平(din pn)UOFF(1V)，开门电 电平(din pn)UON(1.4V)，输入高电平(din pn)噪声容限UNL=UOFFUIL，输入低电平(din pn)电流IIL(1.4mA)，扇出系数NO(NO越大带负载能力越强)等。 1、不用的管脚 可以悬空，不

18、可以接地； 2、不用的管脚可以接高电平，不可以接低电平； 5、输出端接容性负载时，应接大电阻(2.7K)限流； 3、几个输入端引脚可以并联连接； 6、TTL集成电路的电源电压应满足5V要求，输入信号电平应在05V之间。TTL与非门的主要参数？ 7、用45W以下电铬铁焊接，最好用中性焊剂，设备应良好接地。第23页/共70页第二十四页，共70页。(3)CMOS集成电路(jchng-dinl)1)CMOS反相器UDDuiu0ui0V时，T1截止，T2导通。输出(shch) 电压u0UDD，高电平；uiUDD时，T1导通，T2截止。输出(shch) 电压u00V，低电平。载管为P沟道增强型MOS管，两

19、管的漏极接在一起作为电路的输出端，两管的栅极接在一起作为电路的输入端，T1、T2源极与其衬底相连，一个接地，一个接电源。T1工作管为N沟道增强型MOS管，T2负实现了的非门功能！第24页/共70页第二十五页，共70页。2)CMOS传输(chun sh)门u0uiUDD 当CP=“0”时，无论输入电压ui在010V之间如何变化，栅极和源极之间的电压都无法满足管子(gun zi)导通沟道产生的条件，因此两管都截止，输入信号不能传输到输出端，称传输门关断。此时相当于模拟开关断开。传输门在数字电路中起开关作用，所以也称作模拟开关。第25页/共70页第二十六页，共70页。CMOS电路容易受静电感应而击穿

20、，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地(jid)良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地(jid)或接高电平。 CMOS电路的工作(gngzu)速度比TTL电路低； CMOS电路的带负载能力没有TTL电路强；CMOS电路的抗干扰能力强；CMOS电路的集成度比TTL电路的集成度高； CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。CMOS电路的电源电压允许范围较大，约在318V；CMOS电路适合于特殊环境下工作； CMOS集成电路虽然出现较晚，但发展很快，更便于向大规模集成电路发展。其主要缺点是工作速度较低

21、。第26页/共70页第二十七页，共70页。 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，满足下列(xili)条件： 1、驱动(q dn)门的UOH（前级）负载门的UIH（后级） ； 2、驱动门的UOL（前级）负载门的UIL（后级） ； 4、驱动门的IOL（前级）负载门的nIIL（后级总) 。 3、驱动门的IOH（前级）负载门的nIIH（后级总) ；TTL电路驱动CMOS电路原理图R5V专用CMOSTTLUDDUCCCMOS电路驱动TTL电路原理图有关详细内容参看课本159页第27页/共70页第二十八页，共70页。F=ABC是三输入(shr)的与门

22、；G是非门(略)。 TTL门的逻辑高电平约为3.6V；低电平约为0.3V。CMOS门的逻辑高电平约为510V,低电平约为00.4V.使用时特别要注意CMOS门芯片不用的输入(shr)端不能悬空！其他注意事项可参看课本。TTL门和CMOS门的逻辑高电平和逻辑低电平大约为多少？使用时两类门各要注意些什么？两个TTL与非门的输出端可以直接连接吗？为什么？三态门与普通TTL与非门相比有什么不同？三态门主要应用于什么场合？ A F & B C 普通与非门只有(zhyu)高电平和低电平两种状态，三态门除了这两种状态还有高阻态。三态门主要应用于总线传送，它可进行单向数据传送，也可以进行双向数据传送。

23、不能直接相连！因为当输出端连在一起时，若各门的输出电平不同，则会有一个很大的电流由输出为高电平的门流向输出为低电平的门，从而将门电路烧毁。逻辑函数F=ABC和G=A各为何门？画出它们的逻辑图符号和写出其真值表.第28页/共70页第二十九页，共70页。 基本的逻辑运算有哪些？同或门和异或门的功能是什么？二者的联系？试述图腾结构的TTL与非门和OC门、三态门的主要区别是什么 ？你能说出课本(kbn)中复合门的种类和功能吗？第29页/共70页第三十页，共70页。5.2 组合逻辑电路(lu j din l)的分析与设计 根据给定(i dn)的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路逻

24、辑功能的过程叫做组合逻辑电路的分析。组合逻辑电路的一般分析步骤为： 根据已知逻辑电路图用逐级递推法写出对应的逻辑函数表达式； 用公式法或卡诺图法对的写出的逻辑函数式进行化简，得到最简逻辑表达式； 根据最简逻辑表达式，列出相应的逻辑电路真值表； 根据真值表找出电路可实现的逻辑功能并加以说明，以理解电路的作用。 1. 组合逻辑电路(lu j din l)的分析第30页/共70页第三十一页，共70页。分析下图所示组合电路的功能。1F2F3FAB 1 已知逻辑电路图ABF 1AABF2BABF3 ABBABAF 2相应逻辑表达式根据逻辑图写出相应逻辑式第31页/共70页第三十二页，共70页。 3化简逻

25、辑(lu j)式 4列出真值表 5指出逻辑(lu j)功能应用代数法化简逻辑函数式ABBABBABBAAABABABAABABBABAABBABAF)()( 应用了反演律还是应用了反演律应用了分配律应用了吸收律，得到最简形式。第32页/共70页第三十三页，共70页。化简 A B C F & & & & 2 1F2F3FFABF 1BCF 2CAF 3 3 CABCABCABCABFACBCABFFFF 321 4 5 1 当输入A、B、C中有2个或2个以上为1时，输出F就为1，否则输出F为0。若输入是裁判(cipn)，输出是裁定结果，显然该电路是一个多数表决器。

26、分析(fnx)下图所示组合电路的功能。应用(yngyng)了反演律写出逻辑真值表由真值表数据分析第33页/共70页第三十四页，共70页。 F3 1 1 1 1 A B C F F1 F2 1 CBAF1ABBABACABBACABBCBABBACBABBACBAF)(BBACBABFFFF213分析(fnx)下图所示组合电路的功能。BAF2BFFF213 1 2 3应用(yngyng)了反演律应用(yngyng)了吸收律 由最简式可直接看出：电路输出只与输入AB有关，且具有功能。 第34页/共70页第三十五页，共70页。ABC0001011110111111 由最简逻辑函数(hnsh)式可知，

27、电路的输出F只与输入A、B有关，而与输入变量C无关，且F和A、B的逻辑关系为：有0出1，全1出0，即具有对AB的与非功能！BBACBABFFFF213也可应用(yngyng)卡诺图对该函数式进行化简：用卡诺图化简之前应找出该逻辑(lu j)函数具有的所有最小项：BBACBABBACBAF用卡诺图化简：ABBAF第35页/共70页第三十六页，共70页。1. 分析(fnx)下图所示逻辑电路的功能：ABBABABAF 2. 分析下图所示逻辑电路(lu j din l)的功能。AB1111BABABABBAABABBAABAF)()(同或功能(gngnng)同或功能第36页/共70页第三十七页，共70

28、页。2. 组合(zh)逻辑电路的设计 根据给定的逻辑功能，画出实现该功能的逻辑电路的过程(guchng)称为组合逻辑电路的设计。用与非门设计一个交通报警控制电路。交通信号灯有黄、绿、红3种，3种灯分别单独工作(gngzu)或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。要求用与非门组成电路。设黄、绿、红三灯分别用输入变量表示，时为工作，其值为“”，时为不工作，其值为“0”；输出报警信号用表示，正常工作时F值为“0”，出现故障时F值为“”。 根据上述假设，我们可根据题目要求，首先把电路的功能真值表表列写出来。 1 确定逻辑函数与变量关系第37页/共70页第三十八页，共7

29、0页。 A B C F A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 1 列出相应真值表ABCCBABCACBAF 3 列出逻辑(lu j)函数式BCACCBAFABC00010111101111 4 得出(d ch)最简式用卡诺图对上式进行(jnxng)化简：第38页/共70页第三十九页，共70页。BCACCBABCACCBAF AB C& & & & 1 1 1 5 画出逻辑电路(lu j din l)图应用非非定律对逻辑(lu j)式变换，找出输出对输入的与非关系

30、：对组合逻辑电路的设计问题，不作深入要求，学习者可根据需要自己进一步巩固提高。第39页/共70页第四十页，共70页。1. 分析(fnx)图示电路的逻辑功能2. 试设计一个三变量(binling)的判奇电路。BACACCBBFF1F2F3F4F5F6B和C的功能第40页/共70页第四十一页，共70页。5.3 常用的组合逻辑电路(lu j din l)器件1. 编码器 把若干个0和1按一定规律编排(binpi)起来的过程称为编码。通过编码获得的不同二进制数的组合称为代码。代码是机器能够识别的、用来表示某一对象或特定信息的数字符号。 十进制编码或某种特定信息(xnx)的编码难于用电路来实现，数字电路

31、中通常采用二进制编码或二十进制编码。二进制编码是将某种特定信息(xnx)编成二进制代码的电路；二十进制编码是将十进制的十个数码编成二进制代码的电路。 能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为。第41页/共70页第四十二页，共70页。 一位二进制代码(di m)有0和1两种，可以用来表示2个信息；两位二进制代码(di m)有四种组合，可以用来表示4种信息；而n位二进制代码(di m)有2n种组合，可以用来表示2n个信息。这种二进制编码在电路上较容易实现。(1)10线4线优先(yuxin)编码器 在数字系统中，当编码器同时有多个输入(shr)为有效时，常要求输出不但有意义，

32、而且应按事先编排好的优先顺序输出，即要求编码器只对其中优先权最高的一个输入(shr)信号进行编码，具有此功能的编码器称为优先编码器。优先编码器电路中，允许同时输入(shr)两个以上的编码信号。只不过优先编码器在设计时已经将所有的输入(shr)信号按优先顺序排了队，当几个输入(shr)信号同时出现时，优先编码器只对其中优先权最高的一个输入(shr)信号实行编码。第42页/共70页第四十三页，共70页。74LS147编码器的管脚排列图及逻辑(lu j)符号 10线4线优先编码器是将十进制数码转换为二进制代码的组合逻辑电路(lu j din l)。常用的集成芯片有74LS147等。1 2 3 4 5

33、 6 7 816 15 14 13 12 11 10 9AIIIIDU 1234CC空脚GND 98765BCIIIII 74LS147优先编码器是一个16脚的集成芯片，其中15脚为空脚，I1I9为信号输入端，AD为输出端。输入和输出均为低电平有效。74LS147优先(yuxin)编码器的管脚排列图 在优先编码器中，优先级别高的信号排斥优先级别低的信号，74LS147优先编码器中I9的优先级别最高，I1的优先级别最低，具有单方面排斥的特性。第43页/共70页第四十四页，共70页。74LS147优先(yuxin)编码器真值表 从真值表中可以看出，当无输入信号或输入信号中无低电平“0”时，输出端全

34、部为高电平“1”；若输入端I9为“0”时，不论其它输入端是否有输入信号输入，输出为0110；再根据其它输入端的情况可以得出相应的输出代码。 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 987654321 IIIIIIIIIABCD 第44页/共70页第四十五页，共70页。 74LS148优先编码器属于变

35、量编码器，其输出位数为n时，输入(shr)端的数量为2n。下面以74LS148为例，介绍这类编码器的功能及应用。(2)8线3线优先(yuxin)编码器74LS14800123SECC YIIIIGOUGND 127654YYSIIII1 2 3 4 5 6 7 816 15 14 13 12 11 10 974LS148的管脚排列(pili)图 当使能输入端S时，电路处于禁止编码状态，所有的输出端全部输出高电平“”；当使能输入端S时，电路处于正常编码状态，输出端的电平由I0 I7 的输入信号而定。 I7的优先级别最高， I0级别最低。 管脚排列图中，I0 I7为输入信号端，Y0 Y2为输出端，

36、S为使能输入端，OE为使能输出端，GS为片优先编码输出端。在表示输入、输出端的字母上，“”号表示低电平有效。 第45页/共70页第四十六页，共70页。74LS148编码器真值表 使能输出端OE 时，表示电路处于正常编码同时又无输入编码信号的状态。 片优先编码输出端GS时，表示电路处于正常编码且又有编码信号输入时的状态。1 11 00 10 10 10 10 10 10 10 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 0 0 0 0 0

37、1 0 1 00 1 11 0 01 0 11 1 01 1 11000000000输 出输 入I0I2I1I3I5I4I7I6SY2Y0OEGSY1第46页/共70页第四十七页，共70页。74LS148编码器的逻辑(lu j)功能电路图7I2Y1Y0Y6I5I4I3I2I1I0I 由74LS148变量编码器功能电路图可看出：当某个输入低电平时，按优先(yuxin)级别，输出分别为000、001、010。 注意：输出也是低电平有效，不在线上的视为高电平“1”。000001010011100101110111第47页/共70页第四十八页，共70页。74LS148变量编码器的扩展(kuzhn)应用

38、 利用使能端的作用，可以用两块74LS148扩展(kuzhn)为16线4线优先编码器。 当高位芯片的使能输入端为“0”时，允许对I8I15编码，当高位芯片有编码信号输入时，OE为1，它控制低位芯片处于禁止状态；若当高位芯片无编码信号输入时，OE为0，低位芯片处于编码状态。高位芯片的GS端作为输出信号的高位端，输出信号的低三位由两块芯片的输出端对应位相“与”后得到。在有编码信号输入时，两块芯片只能有一块工作于编码状态，输出也是低电平有效，相“与”后就可以得到相应的编码输出信号。89101112131415 IIIIIIIIS01234567 IIIIIIIIS01234567 IIIIIIII0

39、1234567 IIIIIIIISY0Y3Y2Y1OEGS第48页/共70页第四十九页，共70页。2. 译码器 译码和编码的过程相反。通过译码可将输入的二进制代码按编码时的原意译成对应的特定信息或十进制数码输出。译码器是一个多输入、多输出的组合逻辑电路(lu j din l)。它的作用是把机器识别的、给定的二进制代码“翻译”成为人们识别的特定信息，使其输出端具有某种特定的状态，并且在输出通道中相应的一路有信号输出。 译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配(fnpi)、存储器寻址和组合控制信号等。 按功能(gngnng)的不同译码器可分为通用变量译码器

40、、代码变换译码器和显示译码器，本节主要介绍变量译码器和显示译码器的外部工作特性和应用。第49页/共70页第五十页，共70页。(1)变量(binling)译码器 变量译码器的输入、输出端的数量关系是：当有n个输入端，就有2n个输出端。而每一个输出所代表的函数(hnsh)对应于n个输入变量的最小项。常见的变量译码器有3线8线译码器74 LS138， 4线16线译码器74LS154和带锁存的3线8线译码器74LS131等。6543210CC YYYYYYYUGND A A 712B2A210YGGGA1 2 3 4 5 6 7 816 15 14 13 12 11 10 9 由74LS138芯片的管

41、脚排列图可看出，它是一个有16个管脚的数字集成电路，除电源、“地”两个端子外，还有三个输入端A2、A1、A0，八个输出端Y0Y7，三个使能端1、G2A、G2B。第50页/共70页第五十一页，共70页。74LS138变量译码器逻辑(lu j)功能电路图7Y6Y5Y4Y3Y2Y1Y0Y2A1A0A2A1A0A2A1A0A第51页/共70页第五十二页，共70页。 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1

42、 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0输 出输 入G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y174LS138译码器真值表 从真值表可看出，当输入使能端G1为低电平0时，无论其它输入端为何值，输出全部为高电平1；当输入使能端G2A和G2B中至少有一个为高电平1时，无论其它输入端为何值，输出全部为高电平1；当G1为高

43、电平1、G2A和G2B同时为低电平0时，由A2、A1、A0决定输出端中输出低电平0的一个输出端，其它输出为高电平1。第52页/共70页第五十三页，共70页。 用两片74LS138可以构成(guchng)4线16线译码器，连接方法如下图示:74LS138译码器的功能(gngnng)扩展 2B2A1210GGGAAA76543210 YYYYYYYYA0 76543210YYYYYYYY15141312111098 YYYYYYYY 76543210YYYYYYYY 2B2A1210GGGAAAA1A2“1” A3 A3、A2、A1、A0为扩展后电路的信号输入端，Y15Y0为输出端。当输入信号最高

44、位A30时，高位芯片被禁止，Y15Y8输出全部为“1”，低位芯片被选中，低电平“0”输出端由A2、A1、A0决定。A31时，低位芯片被禁止，Y7Y0输出全部为“1”，高位芯片被选中，低电平“0”输出端由A2、A1、A0决定。第53页/共70页第五十四页，共70页。逻辑函数FABBCAC 的最小项为： 用74LS138还可以(ky)实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为最小项表达式时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。利用74LS138实现逻辑函数FABBC

45、AC Fm(1,2,3,4,5,6)构成(guchng)的逻辑电路图74LS138译码器可实现(shxin)逻辑函数CB“1”A 76543210YYYYYYYY 2B2A1210GGGAAA0001011110111111CBCABA第54页/共70页第五十五页，共70页。(2)显示(xinsh)译码器 用来驱动各种显示器件，把用二进制代码表示的数字(shz)、文字、符号翻译成人们习惯的形式直观显示出来的电路称为显示译码器。数码显示管是常用的显示器件之一。数码管产品(chnpn)外形图1)数码显示器常用的数码显示管有半导体发光二极管构成的和液晶数码管两类。数码管是用某些特殊的半导体材料分段式

46、封装而成的显示译码器常见器件 。半导体LED数码管的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光。第55页/共70页第五十六页，共70页。 单个PN结可以封装成发光(f un)二极管，多个PN结可以按分段式封装成半导体LED数码管，其管脚排列如图所示。 LED数码管将十进制数码分成(fn chn)七段，每一段都是一个发光二极管，七个发光二极管有共阴极和共阳极两种接法。前者某一段接高电平时发光，后者某一段接低电平时发光。管脚排列(pili)图 a b c d a e f g h g e d cbf共阴极七段管a b c d e f g h UCC a b

47、 c d e f g h 共阳极七段管第56页/共70页第五十七页，共70页。 半导体数码管在使用时每个管要串联约100的限流电阻(dinz)。常用的共阴极数码显示器真值表如下：第57页/共70页第五十八页，共70页。2)七段显示(xinsh)译码器 七段显示译码器是用来与数码管相配合、把二进制BCD码表示的数字信号转换为数码管所需的输入信号。常用(chn yn)的七段显示译码器型号有：74LS46、74LS47、74LS48等。GNDAARBILTAA0312 g CCe d c b a fU1 2 3 4 5 6 7 816 15 14 13 12 11 10 9BI/RBO 图示为集成(

48、j chn)显示译码器74LS48的管脚排列图。其中A2A0为输入端；ag为输出端，还有电源端和“地”端；其余为控制端。 正常工作状态下，LT、BI/RBO和RBI悬空或接高电平，在A3、A2、A1、A0端输入一组8421BCD码，在输出端可得到一组7位的二进制代码，代码组送入数码管，数码管就可以显示与输入相对应的十进制数。第58页/共70页第五十九页，共70页。 常用的七段显示译码器还有 CC4511等CMOS集成电路。这种集成电路不允许任何引线端子悬空，在连接电路时必须要加以(jiy)注意。GNDAALTAA0312 LE g CCe d c b a fU1 2 3 4 5 6 7 816

49、 15 14 13 12 11 10 9BI 图示为集成显示(xinsh)译码器CC4511的管脚排列图。其中A2A0为输入端；ag为输出端，还有电源端和“地”端；其余为控制端。 正常工作状态下，LT、BI需接高电平，LE锁定端应始终接低电平，均处无效态，在数据输入端A3、A2、A1、A0输入一组8421BCD码，在输出即可得到一组7位的二进制代码，代码组送入数码管，就可以显示与输入相对应的十进制数。第59页/共70页第六十页，共70页。74LS48 功能(gngnng)真值表0 0 0 0 0 0 01 1 1 1110 0 0 1 1 1 11 1 1 0111 0 0 1 0 1 11

50、1 0 1110 1 0 0 0 1 11 1 0 0110 0 1 1 0 0 11 0 1 1110 0 0 1 1 0 11 0 1 0111 1 1 0 0 1 11 0 0 1111 1 1 1 1 1 11 0 0 0111 1 1 0 0 0 00 1 1 1110 0 1 1 1 1 10 1 1 0111 0 1 1 0 1 10 1 0 1110 1 1 0 0 1 10 1 0 0111 1 1 1 0 0 1 0 0 1 1111 1 0 1 1 0 1 0 0 1 0110 1 1 0 0 0 00 0 0 1111 1 1 1 1 1 00 0 0 01110 0

51、0 0 0 0 00 0 0 00010 0 0 0 0 0 0 01 1 1 1 1 1 1 10功能显示a b c d e f gA3A2A1A0BI/RBORBOLT试灯熄灭灭 0显示0显示1显示2显示3显示4显示5显示6显示显示9显示8显示7无显示显示显示显示显示第60页/共70页第六十一页，共70页。CC4511 功能(gngnng)真值表输入输入输出输出LEA3A2A1A0abcdefg显示字形0108100消隐11000000110000111100010211000113110010041100101511001106110011171101000811010019LTBI第61页/共70页第六十二页，共70页。3. 数值(shz)比较器 在数字系统中，特别是在计算机中都需具有运算功能(gngnng)，而比较两个数A和B的大小就是一种简单的运算。根据比较的结果决定下一步的操作。具有这种功能(gngnng)的电路称为数值比较器。(1)一位数值(shz)比较器 当对两个一位二进制数A和B进行比较时，数值比较器的比较结果有三种情况，AB、AB和AB。其比较关系见下表： ABYAB00010011001000111010显然，YAB=AB。第62页/共70页第六十三