chapter21门电路和组合逻辑电路

1、 第21章 门电路和组合逻辑电路 电工学教研室电工学教研室返回返回目 录21.1 21.1 数字电路概述数字电路概述21.2 21.2 晶体管的开关特性晶体管的开关特性21.3 21.3 分立元件门电路分立元件门电路21.4 21.4 TTLTTL门电路门电路21.5 21.5 MOSMOS门电路门电路21.6 21.6 逻辑代数逻辑代数21.7 21.7 组合逻辑电路的分析与综合组合逻辑电路的分析与综合21.8 21.8 加法器加法器21.9 21.9 编码器编码器21.10 21.10 译码器及显示电路译码器及显示电路21.11 21.11 数据分配器及数据选择器数据分配器及数据选择器21

2、.1 21.1 数字电路概述数字电路概述21.1.1 21.1.1 电子电路中的信号电子电路中的信号模拟信号模拟信号数字信号（脉冲信号）数字信号（脉冲信号）时间上连续变化的时间上连续变化的时间和幅度都是跳变的时间和幅度都是跳变的处理此类信号的处理此类信号的电路电路模拟电路模拟电路处理此类信号的处理此类信号的电路电路数字电路数字电路特点特点：注重电路的输入、注重电路的输入、 输出大小、相位关系输出大小、相位关系特点特点：注重电路的输入、输注重电路的输入、输出的逻辑关系出的逻辑关系返回目录返回目录21.1.2 21.1.2 脉冲信号的波形及参数脉冲信号的波形及参数脉冲是一种脉冲是一种跃变跃变信号信

3、号, ,并且并且持续时间短暂持续时间短暂矩形波矩形波尖顶波尖顶波返回目录返回目录实际矩形波的特征实际矩形波的特征A脉冲幅度脉冲幅度信号变化的最大值信号变化的最大值0.9A0.1Atf脉冲上升沿脉冲上升沿tr0.5Atp脉冲下降沿脉冲下降沿脉冲宽度脉冲宽度返回目录返回目录正脉冲正脉冲负脉冲负脉冲脉冲信号变化后的电脉冲信号变化后的电平值比初始电平值高平值比初始电平值高脉冲信号变化后的电脉冲信号变化后的电平值比初始电平值低平值比初始电平值低V0V0V5V5V0V0V5V5返回目录返回目录21.1.3 21.1.3 脉冲信号的逻辑状态脉冲信号的逻辑状态脉冲信号的状态脉冲信号的状态高电平高电平 用用1

4、1 表示表示V0V0V5V5V0V0V5V5低电平低电平 用用0 0 表示表示返回目录返回目录21.2 21.2 晶体管的开关特性晶体管的开关特性 UiUoKUccRK开开, 1o U输出高电平输出高电平K闭闭, 0o U输出低电平输出低电平输入输入信号信号控制控制开关开关状态状态可用三极管代替可用三极管代替返回目录返回目录晶体管的三种工作状态晶体管的三种工作状态 三极管是数字电路中最基本的开关元件，通常不是三极管是数字电路中最基本的开关元件，通常不是工作在工作在饱和区饱和区就是工作在就是工作在截止区截止区。放大区只是出现在三极。放大区只是出现在三极由饱和变为截止、由截止变为饱和的过渡过程中。

5、由饱和变为截止、由截止变为饱和的过渡过程中。369121324Q Q1 1Q Q2 2Q Q3 3mA/CIA 40BI V/CEUA 80A 120A 160饱和区饱和区截止区截止区放大区放大区CE(sat)U返回目录返回目录晶体管结电压的典型数据晶体管结电压的典型数据 管型管型 工工 作作 状状 态态 饱饱 和和 放放 大大 截截 止止开始截止开始截止可靠可靠截截止止硅管硅管(NPN)锗管锗管(PNP)3 . 01 . 0 V/CE(sat)UV/BEUV/BE(sat)UV/BEU7 . 03 . 0 7 . 06 . 03 . 02 . 0 1 . 0 5 . 00 1 . 0返回目录

6、返回目录例：如图所示电路中，如图所示电路中， V,6ccU ,k3CR ,k10BR 25, IUV,3V,1V1 当输入电压当输入电压分别为分别为和和时，时， 试问晶体管试问晶体管处于何种工作状态？处于何种工作状态？U UI IT TR RB BR RC C+ +U UC CC C返回目录返回目录解：解：2mAA102A103633CCCC(sat)RUIA800.08mAmA252C(sat)BIIB63BBEIBA10230A10107 . 03IRUUI当当V3IU时，时，晶体管已处于深度饱和状态。晶体管已处于深度饱和状态。晶体管临界饱和时的基极电流晶体管临界饱和时的基极电流B63BB

7、EIBA1030A10107 . 01IRUUI当当V1IU时，时，晶体管处于放大状态晶体管处于放大状态晶体管可靠截止。晶体管可靠截止。当当V1IU时，时，返回目录返回目录21.3 21.3 分立元件门电路分立元件门电路21.3.1 21.3.1 门电路的基本概念门电路的基本概念不 满 足 条 件不 满 足 条 件的的 电 信 号电 信 号能够通过能够通过“门门”不能够通过不能够通过“门门”满足条件的电信号就是一种开关用电路做成这用电路做成这种开关种开关称为称为“门电路门电路”结论结论:门电路输入信号与输出信号之间存在一定的逻辑关系门电路输入信号与输出信号之间存在一定的逻辑关系返回目录返回目录

8、门电路门电路的输入和输出信号都是用门电路的输入和输出信号都是用电位电位（或叫（或叫电平电平）高低表示）高低表示负逻辑负逻辑正逻辑正逻辑高电平用高电平用“1”表示表示低电平用低电平用“0”表示表示高电平用高电平用“0”表示表示低电平用低电平用“1”表示表示输入输入信号信号输出输出信号信号返回目录返回目录1。“与与”门（门（ “与与”逻逻辑）辑）A、B、C 都满足一定条件时，事件都满足一定条件时，事件Y 才发生。才发生。EYABCYABC 灯灯Y亮的条件亮的条件：A “与与”B “与与”C 同时接同时接通通A1、B1、C1Y1A、B、C有一个为有一个为0Y0逻辑乘逻辑乘 逻辑与逻辑与返回目录返回目

9、录&与门的逻辑符号与门的逻辑符号ABCY返回目录返回目录2。“或或”门（门（ “或或”逻辑）逻辑）A、B、C 只要有一个满足条件时只要有一个满足条件时,事件事件Y 就发生就发生.AEYBC 灯灯Y亮的条件亮的条件：A “或或”B “或或”C只要有一个接只要有一个接通通A1“或或”B1“或或”C1Y1A、B、C 都为都为0Y0Y=A+B+C逻辑加逻辑加 逻辑或逻辑或返回目录返回目录1ABCY或门的逻辑符号或门的逻辑符号返回目录返回目录3。“非非”门（门（ “非非”逻逻辑）辑）A 满足条件时，事件满足条件时，事件Y 不发生不发生A 不满足条件时，事件不满足条件时，事件Y 发生发生AEYRA

10、Y 灯灯Y亮的条件：亮的条件： A 不接通不接通A0Y1A1Y0 灯灯Y不亮的条件：不亮的条件： A 接通接通逻辑非逻辑非返回目录返回目录AY非门的逻辑符号非门的逻辑符号1返回目录返回目录21.3.2 21.3.2 二极管二极管“与与”门电路门电路YDADBAB+U +12VCDC 0 0 0 0.3 0 0 3 0.3 0 3 0 0.3 0 3 3 0.3 3 0 0 0.3 3 0 3 0.3 3 3 0 0.3 3 3 3 3AuBuCuYu输入端输入端输出端输出端二极管二极管返回目录返回目录“与与”逻辑状态表（真值表）逻辑状态表（真值表） A B C Y 0 0 0 0 0 0 1

11、0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1YABC0 表表示示低低电电平平1 表表示示高高电电平平返回目录返回目录21.3.3 21.3.3 二极管二极管“或或”门电路门电路YDADBAB-12VDCCR 0 0 0 0 0 0 3 3.3 0 3 0 3.3 0 3 3 3.3 3 0 0 3.3 3 0 3 3.3 3 3 0 3.3 3 3 3 3.3AuBuCuFu输入端输入端输出端输出端返回目录返回目录“或或”逻辑状态表（真值表）逻辑状态表（真值表） A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1

12、 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1Y=A+B+C返回目录返回目录21.3.4 21.3.4 晶体管晶体管“非非”门电门电路路RKAY+UCCRBRC-UBB工作状态工作状态: : 饱和饱和 截止截止 uA uY 3V 0.3 0V 3.3 加负电源为了可靠截止加负电源为了可靠截止 A Y 0 1 1 0“非非”逻辑状态表（真值表）逻辑状态表（真值表）返回目录返回目录基本门电路基本门电路“非非”门电路门电路“或或”门电路门电路“与与”门电路门电路不同组合不同组合组合电路组合电路DY+12V +3VDADBAB+12VDCCRKRBRRC与门与门非门非门与非门与非门C

13、BAY返回目录返回目录“与与非非”逻辑状态表（真值表）逻辑状态表（真值表） A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0全全 “1” “1”出出 “0” , “0” ,有有 “0” “0” 出出 “1” “1”返回目录返回目录思考题：思考题： 用二极管用二极管 “ “或或”门和晶体管门和晶体管 “ “非非”门联接成门联接成 “ “或非或非”门电路，并列出它的门电路，并列出它的逻辑状态表。逻辑状态表。 返回目录返回目录21.4 21.4 TTLTTL门电路门电路TTLTTL是一种集成门电路是一种集成

14、门电路21.4.1 21.4.1 TTL “TTL “与非与非” ” 门电路门电路+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k360 100 返回目录返回目录1.1.输入端不全为输入端不全为 “1” “1”的情况的情况YR4R2R13k T2R5R3T3T4T1T5AB750 3k360 100 C0.3V1V电位接近电源电压使电位接近电源电压使 T T3 3 ，T T4 4导通导通输出端电位输出端电位3.6VV7 . 07 . 05Y V截止截止负载负载拉电流拉电流该电压不足以该电压不足以使使T T2 2、T T5 5导通导通2. 2. 输入端全为输入端全为 “1”

15、 “1”的情况的情况YR4R2R13kT2R5R3T3T4T1T5ABC750 3k360 100 全接高电全接高电平平 “3 “3V”V”导通钳位在钳位在2.12.1V V约约1 1V V都截止都截止负载门负载门灌电流灌电流输出端电位输出端电位3V. 0YV3V3V3V两种实际的两种实际的TTL” TTL” 与非与非“门芯片门芯片213 4 5 6 7891011121314CT74LS20(4CT74LS20(4输入输入2 2门门) )213 4 5 6 7891011121314CT74LS00(2CT74LS00(2输入输入4 4门门) )返回目录返回目录TTL “TTL “与非与非”

16、 ” 门的特性及技术参数门的特性及技术参数 1. 1. TTL “TTL “与非与非” ” 门的电压传输特门的电压传输特性性)(IoUfU BCA123V/OUV/IU1234返回目录返回目录2. 2. 输出高电平电压输出高电平电压UOH和输出低电平电压和输出低电平电压 UOL123/VOUV/IU1234BDACE输出高电平电压输出高电平电压 U UOHOH对应于对应于AB AB 段输出电压段输出电压输出低电平电压输出低电平电压 U UOLOL对对应于应于DE DE 段输出电压段输出电压 0.4V 2.4VOLOHUU通用通用TTL “TTL “与非与非” ” 门门典型值典型值 0.3V 3

17、.4VOLOHUU返回目录返回目录ILUNLUOFFUBCAV/IU123V/OU12343.3.噪声容限电压噪声容限电压 低电平噪声容限电压低电平噪声容限电压 UNL在保证输出的高电平电压不低于额定值在保证输出的高电平电压不低于额定值9090的条件下所的条件下所容许叠加在输入低电平上的最大噪声（或干扰）电压。容许叠加在输入低电平上的最大噪声（或干扰）电压。ILOFFNLUUU是在保证条件下所容许是在保证条件下所容许的最大输入低电平电压的最大输入低电平电压返回目录返回目录NHUONUIHUBCA3.3.噪声容限电压噪声容限电压 高电平噪声容限电压高电平噪声容限电压 UNH在保证输出的低电平电压

18、的条件下所容许叠加在输入高在保证输出的低电平电压的条件下所容许叠加在输入高电平（极性和输入信号相反）的最大噪声（干扰）电压电平（极性和输入信号相反）的最大噪声（干扰）电压ONIHNHUUU123V/OUV/IU1234在上述保证条件下所容在上述保证条件下所容的最小输入高电平电压的最小输入高电平电压返回目录返回目录例如：例如：设设TTL “TTL “与非与非” ” 门的数据门的数据为为V;6 . 1 V,9 . 0 V,4 . 0 V,7 . 2ONOFFILIHUUUU则：则： V5 . 04 . 09 . 0NLUV1 . 16 . 17 . 2NHU返回目录返回目录5 5。扇出系数。扇出系

19、数NO指一个指一个 “ “与非与非” ” 门能带同类门的最大数目，表示带负载能门能带同类门的最大数目，表示带负载能力力G G2 2G G3 3G GN NG G1 18ON对对TTL “TTL “与非与非”门门ON如何计算如何计算 N NO O返回目录返回目录前后级之间的电流关系前后级之间的电流关系&前级前级&后级后级前级输出高电平前级输出高电平前级流出电流前级流出电流 I IOHOH（拉电流）拉电流）输入高电平电流输入高电平电流 I IiHiH返回目录返回目录前后级之间的电流关系前后级之间的电流关系&前级前级&后级后级前级输出低电平前级输出低电平 流入前级电流

20、流入前级电流 IOL（灌电流）灌电流）输入低电平电流输入低电平电流 IiL返回目录返回目录名称及符号名称及符号 含义含义 输入低电平电流输入低电平电流 IiL 输入为低电平时流入输输入为低电平时流入输入端的电流入端的电流-1 .4mA。 输入高电平电流输入高电平电流 IiH 输入为高电平时流入输输入为高电平时流入输入端的电流入端的电流几十几十A。 IOL及其极限及其极限 IOL（max） 当当 IOL IOL(max)时， 输入时， 输入不再是低电平。不再是低电平。 IOH及其极限及其极限 IOH (max) 当当 IOH IOH(max)时， 输出时， 输出不再是高电平。不再是高电平。 关于

21、电流的技术参数关于电流的技术参数返回目录返回目录G G2 2G G1 1G G3 3G GN N前级输出为高电平时前级输出为高电平时IOHIiH1IiH3IiH2IiHN输出高电平时，流出前输出高电平时，流出前级的电流（拉电流）：级的电流（拉电流）：iHNiH2iH1OHIIII 前级输出前级输出高电平高电平返回目录返回目录G G2 2G G1 1G G3 3G GN N前级输出为低电平时前级输出为低电平时IOLIiL1IiL3IiL2IiLN输出低电平时，流入前输出低电平时，流入前级的电流（灌电流）：级的电流（灌电流）：iLNiL2iL1OLIIII 前级输出前级输出低电平低电平返回目录返回

22、目录6. 平均传输延迟时间平均传输延迟时间tuiotuoo50%50%tpd1tpd2平均传输延迟时间平均传输延迟时间)(212pd1pdpdttt注意注意：此值愈小愈好此值愈小愈好上升延迟时间上升延迟时间下降延迟时间下降延迟时间返回目录返回目录21.4.2 21.4.2 三态输出三态输出 “ “与非与非” ” 门电路门电路YR4R2R1T2R5R3T3T4T1T5ABUCCDE输入端输入端使能使能端端输出端输出端图形符号图形符号&ABYE返回目录返回目录R4R2R1T2R5R3T3T4T1T5DABE1YUCC截止截止决定于决定于A A、B B的状态，实的状态，实现现 “ “与非与非

23、” ” 逻辑关系逻辑关系工作原理工作原理返回目录返回目录R4R2R1T2R5R3T3T4T1T5DABE 0YUCC1V截止截止1V截止截止输出端处于高输出端处于高阻状态，相当阻状态，相当于开路状态于开路状态工作原理工作原理E高电高电平时平时高阻高阻状态状态返回目录返回目录E1E2E3总线（母线）总线（母线）三态门主要作为三态门主要作为TTL电路电路 与与总线总线间的间的接口电路接口电路用途：用途：此时接受此时接受G G2 2的的输出。输出。 G G1 1 、G G3 3呈高阻状态呈高阻状态返回目录返回目录 控制端控制端E E 输入端输入端 输出端输出端Y Y A B 1 0 0 1 1 0

24、1 0 1 1 1 1 0 0 X X 高阻高阻三态输出三态输出 “ “与非与非” ” 门的逻辑状态表门的逻辑状态表返回目录返回目录+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k100 +5VYR2R13kT2R3T1T5ABC750 RLU21.4.3 21.4.3 集电极开路集电极开路 “ “与非与非” ” 门电路门电路( (OC门门) )返回目录返回目录&OC门电路的符号门电路的符号注意与注意与 普通普通 与非门的区别与非门的区别返回目录返回目录&Y1Y2Y3YOC门可以实现门可以实现“线与线与”功能功能Y=Y1Y2Y3UCCRL“线与线与”输出端

25、直接相连输出端直接相连返回目录返回目录21.5 21.5 MOS 门电路门电路21.5.1 21.5.1 NMOS 门电路门电路1. 1. NMOS “ “非非” ” 门电路门电路AYUDDT1T2驱动管驱动管负载管负载管AYUDD等效电路返回目录返回目录AYUDDT1T2BT32. NMOS “与非与非” 门电路门电路两个驱动管两个驱动管串联串联A、B 一个或全接低电平时，一个或全接低电平时，驱动管截止驱动管截止输出端输出高电平输出端输出高电平A、B 接高电平时，接高电平时，T1 与与 T2 导通导通输出端输出低电平输出端输出低电平BAY 返回目录返回目录3.NMOS “或非或非” 门电路门

26、电路YUDDT1T2ABT3两个驱动管两个驱动管并联并联A、B 接低电平时，接低电平时，T1 与与 T2 截止截止输出端输出高电平输出端输出高电平A、B 一个或全接高电平时，一个或全接高电平时，相应驱动管导通相应驱动管导通输出端输出低电平输出端输出低电平BAY返回目录返回目录21.5.2 21.5.2 CMOS 门电路门电路1 1。CMOS “非非” ” 门电路门电路UDDST2DT1AYSDN 沟道沟道P 沟道沟道互补对称结构互补对称结构CMOS 电路电路返回目录返回目录工作原理工作原理A0UDDST2DT1YSD截止截止导通导通输出输出 Y1返回目录返回目录工作原理工作原理A1UDDST2

27、DT1YSD导通导通截止截止输出输出 Y0返回目录返回目录2. 2. CMOS “ “与非与非” ” 门电路门电路UDDT3T2AYT1BT4N 沟道增强型管沟道增强型管两管串联两管串联驱动管驱动管P 沟道增强型管沟道增强型管两管并联两管并联负载管负载管返回目录返回目录A1UDDT3T2YT1T4B1导通导通电阻很低电阻很低截止截止电阻很高电阻很高12. 2. CMOS “ “与非与非” ” 门电路门电路返回目录返回目录A0UDDT3T2YT1T4B1截止截止电阻很高电阻很高导通导通电阻很低电阻很低02. 2. CMOS “ “与非与非” ” 门电路门电路返回目录返回目录3. 3. CMOS

28、“ “或非或非” ” 门电路门电路UDDT3T2AT1T4BN 沟道增强型管沟道增强型管两管并联两管并联驱动管驱动管P 沟道增强型管沟道增强型管两管串联两管串联负载管负载管返回目录返回目录UDDT3T2T1T4A0B0截止截止导通导通Y13. 3. CMOS “ “或非或非” ” 门电路门电路返回目录返回目录UDDT3T2T1T4A0B1截止截止导通导通Y03. 3. CMOS “ “或非或非” ” 门电路门电路返回目录返回目录4. 4. CMOS 传输门电路传输门电路UDDT1T2uIuOCCSSDD控制极控制极控制极控制极10传输门导通传输门导通uO uI返回目录返回目录4. 4. CMO

29、S 传输门电路传输门电路UDDT1T2uIuOCCSSDD控制极控制极控制极控制极01传输门不导通传输门不导通uO uI关系不存在关系不存在返回目录返回目录uIuOCCTG1与与“非非”门组成门组成的的开关电路开关电路 uIuOCCTGCMOS 传输门电路传输门电路 图形符号图形符号返回目录返回目录2.5. CMOS电路电路的优点的优点、静态功耗小（只有静态功耗小（只有0。01mW) 。、允许电源电压范围宽（允许电源电压范围宽（3 18V）。）。3、扇出系数大，抗噪容限大。扇出系数大，抗噪容限大。CMOS电路电路的缺点的缺点2、集成度较低集成度较低、制造工艺复杂。制造工艺复杂。 返回目录返回目

30、录21.6 21.6 逻辑代数逻辑代数21.6.1 21.6.1 逻辑代数运算法则逻辑代数运算法则在逻辑代数中，用在逻辑代数中，用 “1”“1” 、“0”“0” 表示两种状表示两种状态态普通代数表示普通代数表示数量关系数量关系逻辑代数表示逻辑代数表示逻辑关系逻辑关系逻辑代数中基本运算逻辑代数中基本运算逻辑乘（逻辑乘（“与与”运算）运算） 逻辑加（逻辑加（“或或”运算）运算） 求求 反（反（“非非”运算）运算） 返回目录返回目录0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=11001 由三种基本的逻辑运算关系由三种基本的逻辑运算关系得以下运算结论得以下运算结论返回目录返回

31、目录1.基本运算法则基本运算法则1. A 0 =0 A=0 2. A 1=1 A=A0 A 3. A A=A1 A A A 4.0 AAA A 5. A+0=A 0 A 返回目录返回目录1 A 7.7. A+ A = A6. A+1=18.1 AAAA A A AA 9.返回目录返回目录普通代数能否写成这种形式？交换律交换律结合律结合律分配律分配律10. A+B=B+A11. A B=B A13. A+B+C=A+ ( B+C ) =(A+B)+C12. ABC=(AB) C =A (BC) 14. A(B+C)=AB+AC15. A+BC=(A+B)(A+C)2.运算规律运算规律返回目录返回

32、目录16. A（A+B）=A证明：证明： A（A+B）=AAABAAB A（1B）A吸收律吸收律17.ABBAA )(18.AABA 19.BABAA 证明：证明：BABAAABAA )(20.ABAAB 21.ABABA )(返回目录返回目录吸收律（摩根定律）吸收律（摩根定律）21.ABABA )(BAAB 22.证明：证明：AAABBAABBBAABAABABA )()(23.ABBA 返回目录返回目录21.6.2 21.6.2 逻辑函数逻辑函数逻辑函数逻辑函数 Y Y（A A、B B、C C ）A、B、C 是是输入变量输入变量，Y 是是输出变量输出变量。字母上无反号的叫字母上无反号的叫原

33、变量原变量，有反号的叫，有反号的叫反变量反变量。任何一件具体事物的因果关系都可以用一个逻辑函数描述任何一件具体事物的因果关系都可以用一个逻辑函数描述逻辑函数常用逻辑函数常用等方法描述等方法描述逻辑状态表逻辑状态表 逻辑式逻辑式 逻辑图逻辑图 卡诺图卡诺图返回目录返回目录举重裁判电路举重裁判电路BC A Y主裁判控主裁判控制按钮制按钮副裁判控副裁判控制按钮制按钮只有当主裁判按下按钮只有当主裁判按下按钮A ，同时至少有一名副裁判同时至少有一名副裁判按下按钮按下按钮B 或或C 时，指示灯时，指示灯Y 才会亮。才会亮。指示灯指示灯Y 的状态是按钮的状态是按钮A、B、C 状态的函数状态的函数A1、B1、

34、C1 表示三个按钮按下的状态，表示三个按钮按下的状态，A0、B0、C0 表示三个按钮没有按下的状态，表示三个按钮没有按下的状态，Y Y1 1 指示灯亮，指示灯亮，Y Y0 0 表示指示灯不亮。表示指示灯不亮。Y（A、B、C）返回目录返回目录21.6.2 21.6.2 逻辑函数的表示方法逻辑函数的表示方法一、逻辑真值表一、逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系以表格的形式表示输入、输出变量的逻辑状态关系举重裁判电路的逻辑状态表举重裁判电路的逻辑状态表 输入输入 输出输出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

35、 0 0 0 0 0 1 1 1 二、逻辑函数式二、逻辑函数式 用用 “与与”、 “或或” 、“非非” 等逻辑运算的组合式，等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。表示逻辑函数的输入与输出的关系的逻辑状态关系。BC A Y举重裁判电路的逻辑函数式举重裁判电路的逻辑函数式YA（B +C）返回目录返回目录三、逻辑图三、逻辑图 用用 “ “与与”、 “或或” 、“非非” 等相应的逻辑符号表示函等相应的逻辑符号表示函数关系数关系YA（B +C）或门，实现或门，实现 Y1 B +C&1ABCYY1与门，实现与门，实现 Y Y1 A返回目录返回目录四、卡诺图四、卡诺图在在

36、 n 变量逻辑函数中，若变量逻辑函数中，若m 为包含为包含 n 个因子的乘积项，而且这个因子的乘积项，而且这 n 个变量均个变量均以原变量或反变量的形式在以原变量或反变量的形式在 m 中出现中出现一次，称一次，称 m 为该组变量的最小项。为该组变量的最小项。例如：例如：A、B、C三变量的最小项有三变量的最小项有CBACBACBACBACBACABBCAABC共共8个最小项（个最小项（23个）个）n 个个变量变量共有共有 个最小项个最小项n2最小项最小项返回目录返回目录CBACBACBACBACBACABBCAABC 若两个最小项只有一个变量以原、反区别，若两个最小项只有一个变量以原、反区别，称

37、它们称它们逻辑相邻逻辑相邻。如如CBABCA只有只有C 变量以原、反区别，具有相邻性变量以原、反区别，具有相邻性BA逻辑相邻的项逻辑相邻的项可以合并，消可以合并，消去一个因子。去一个因子。最小项有如下重要性质最小项有如下重要性质 ：1. 在输入变量的任何取值下在输入变量的任何取值下, 必有一个最小项必有一个最小项,而且仅而且仅 有一个最小项的值为有一个最小项的值为12. 任意两个最小项的乘积为任意两个最小项的乘积为03. 全体最小项之和为全体最小项之和为14. 具有相邻性的两个最小项之和可以合并成一项并具有相邻性的两个最小项之和可以合并成一项并消去一个因子消去一个因子返回目录返回目录卡诺图卡诺

38、图卡诺图卡诺图卡诺图的每一个方块（最小项）卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输代表一种输入组合，并且把对应的输入组合注明在阵列图的左方和上方。入组合注明在阵列图的左方和上方。是与变量的最小项对应的按一定规则排列的是与变量的最小项对应的按一定规则排列的方格图，每一个小方格填入一个最小方格图，每一个小方格填入一个最小.项。项。BABAABBA0101BACBACBABCACBACABABCCBACBA0100011110ABC返回目录返回目录单元单元编号编号0010填入填入ABCD0100函数函数值值DCBADCBACDBADCBADBCAABCDBCDADCBADCBAD

39、CABDCAB10m1m3m2m6m7m5m4m12m13m15m14m0m8m9m11mDCBADCBACDBADCBADABCABCD0001111000011110四变量卡诺图四变量卡诺图只有只有一项一项不同不同返回目录返回目录 输入输入 输出输出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 010001111011100000ABC举重裁判电路举重裁判电路卡诺图卡诺图)7 , 6 , 5(),(ABCCABCBACBAFY返回目录返回目录用卡诺图表示逻辑函数用卡诺图表示逻辑函数逻辑函数逻

40、辑函数最小项之和最小项之和对应位置写对应位置写1其余写其余写0写成写成在卡诺在卡诺图上图上结论：结论：任何一个逻辑函数都等于它的卡诺图任何一个逻辑函数都等于它的卡诺图 中填中填1 1的那些最小项之和。的那些最小项之和。返回目录返回目录例：用卡诺图表示逻辑函数用卡诺图表示逻辑函数BAACDDBADCBAY解：首先把首先把Y化成最小项之和的形式化成最小项之和的形式)()()(CCBACDBBADCCBADCBAY)()( DDCBADDCBACDBAABCDDCBADBCADCBADCBADCBADCBACDBACDBAABCDDCBADBCADCBAmmmmmmm返回目

41、录返回目录 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 00001111000011110CDAB画出四变量的卡诺图，在对应于函数画出四变量的卡诺图，在对应于函数式中各最小式中各最小 的位置上填入的位置上填入1 ，其余位，其余位置上填入置上填入0 ，就得到如下，就得到如下Y 的卡诺图的卡诺图返回目录返回目录21.6.3 21.6.3 逻辑函数的化简逻辑函数的化简1. 1. 应用逻辑代数运算法则化简应用逻辑代数运算法则化简(1) (1) 并项法并项法应用应用ABAAB和和1 AA例例： 试用并项法下列逻辑函数：试用并项法下列逻辑函数：CDBACDBAY1CDABAACDBAY2C

42、BCACBAY3BCDDCBDBCDCBY4返回目录返回目录ACDBCDBACDBACDBAY)(1解：解：CDBCDBACDBACDABAACDBAY)()( 2CCBACBACBACBACBACBACBCACBAY)()()()( )(3BDCBDCBCDDCBDCDCBBCDDCBDBCDCBY)()( )()( 4返回目录返回目录(2) 配项法配项法应用应用),(AABB将将AA与某乘积项相乘，后展开，合并化简与某乘积项相乘，后展开，合并化简如如：CAABBCACABCBACABCAABAACBCAABCBCAABY)1 ()1 ( )(返回目录返回目录（3 3）吸收法）吸收法利用利用

43、AABA可将可将AB项消去。项消去。如如：ADADADBCBAADABDCBAY)( )(1ABDCDCABABDCABABDCABABY)( )(2返回目录返回目录（4 4）消项法）消项法利用利用CAABBCCAAB将将BC项消去项消去如：如：EBADCBAEDCEBADCBAEDCEBADCBAY )()()( )(返回目录返回目录（5 5）消因子法）消因子法利用利用BABAA将将BA中的因子中的因子A消去。消去。如：如：ACBABCBY1CBCDACBCDAACBACDAAY )( 2返回目录返回目录（6） 加项法加项法利用利用AAA加入相同项后，合并化简。加入相同项后，合并化简。如：如

44、：ACBCBBACAABCABCCBABCAABCCBABCAABCY )()( 返回目录返回目录2. 应用卡诺图化简应用卡诺图化简用卡诺图化简的思想就是利用基本定律用卡诺图化简的思想就是利用基本定律ABAAB把互反的变量消去把互反的变量消去,使两个乘积项合并为一个乘积项。使两个乘积项合并为一个乘积项。利用卡诺图化简的规则：利用卡诺图化简的规则： 将取值为将取值为 “1”的相邻小方格圈成矩形，相邻小方格包括最上的相邻小方格圈成矩形，相邻小方格包括最上 行与最下行及最左列与最右列同列或同行两端的两个小方格。行与最下行及最左列与最右列同列或同行两端的两个小方格。 圈的个数应最少，圈内小方格个数应尽

45、可能多。圈的个数应最少，圈内小方格个数应尽可能多。 所圈取值为所圈取值为 “1”的相邻小方格的个数应为的相邻小方格的个数应为 2n 个个 每圈一个新的圈时，必须包含至少一个从未圈过的最小项。每圈一个新的圈时，必须包含至少一个从未圈过的最小项。 每一个取值为每一个取值为 “1” 的小方格可被圈多次。的小方格可被圈多次。 相邻的两项可合并为一项，并消去一个因子；相邻的两项可合并为一项，并消去一个因子； 化简后的逻辑式是各化简项的逻辑和。化简后的逻辑式是各化简项的逻辑和。返回目录返回目录00CDAB01101110110100000000000BDDCCBA例：例：用卡诺图化简逻辑函数用卡诺图化简逻

46、辑函数 )15,13,9,7,5,4,1(mY画出四变量的卡诺图画出四变量的卡诺图111 1把函数把函数 所具有的最小项为的填入相应的小方格中所具有的最小项为的填入相应的小方格中1 1111 11 11 1将函数式中没有出现最小项的位置填将函数式中没有出现最小项的位置填圈取值为圈取值为1 1的小方格的小方格, ,个数为个数为n n, ,小方格尽可能地多取。小方格尽可能地多取。消去取值不同的变量消去取值不同的变量将得到的三个最小项相加，得将得到的三个最小项相加，得CBADCBDY不能采用的圈小方格的方法：不能采用的圈小方格的方法：ABCD0001 11 1000010000010 0011 10

47、 00100 001110返回目录返回目录例：例：化简化简Y(A,B,C,D)= (0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001 11 1000011110DCBDBCBDCAF 1111111 11 11111 11000 0DCBDBCBDCA返回目录返回目录思考题：思考题：试用卡诺图表示式试用卡诺图表示式ABCCBACBACBAF 从图上能否看出这已是最简式？从图上能否看出这已是最简式？返回目录返回目录21.7 21.7 组合逻辑电路的分析及综合组合逻辑电路的分析及综合21.7.1 21.7.1 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析所

48、要完成的工作组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。是通过分析找出电路的逻辑功能来。分析组合逻辑电路的步骤分析组合逻辑电路的步骤：逻辑图逻辑图逻辑式逻辑式运用逻辑运用逻辑代数化简代数化简真值表真值表分析分析功能功能返回目录返回目录BABAABBABAYYY21ABBBXY2ABAAXY1例：例：分析下面的逻辑图分析下面的逻辑图&BAYY2Y1XG1G2G3G4ABX 返回目录返回目录 输入输入 输出输出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 逻辑状态表逻辑状

49、态表逻辑功能逻辑功能：当输入端：当输入端A和和B不是同为不是同为1或或0时，输出为时，输出为1； 否则，输出为否则，输出为0。 BABABAY 1异或门异或门21.7.2 21.7.2 组合逻辑电路的综合组合逻辑电路的综合 组合电路的组合电路的 综合（或称为设计）的工作综合（或称为设计）的工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。综合组合电路的步骤：综合组合电路的步骤：逻辑逻辑要求要求逻辑逻辑状态表状态表逻辑式逻辑式运用逻辑运用逻辑代数化简代数化简逻辑图逻辑图返回目录返回目录例：例：旅客列车分特快、直快和普快，并依此

50、为优先旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。要求的逻辑电路。 设设A、B、C 分别代表特快、直快、普快分别代表特快、直快、普快 开车信号分别为开车信号分别为YA、 YB 、 YC返回目录返回目录CBAY CBCACBAYBABCCABCBACBAYA解：解：由题中给出的逻辑要求，列逻辑状态表由题中给出的逻辑要求，列逻辑状态表 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 YC 0 0

51、0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 YB YA C B A 返回目录返回目录对已写出的函数式化简对已写出的函数式化简AABBAABCCABCBACBAY ABABCACBAYBCBAY C&ACCYBYAYB返回目录返回目录例：例：有三个输入变量有三个输入变量A、B、C，当输入端有偶数个当输入端有偶数个1时，给出一个指示信号，试用与非门实现。时，给出一个指示信号，试用与非门实现。解：解：根据要求写出逻辑状态表根据要求写出逻辑状态表 A B C Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0

52、1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 0返回目录返回目录规定：输入有偶数个1时，输出用高电平表示CABCBABCAY题中要求用与非门实现题中要求用与非门实现 将上式进行变换成将上式进行变换成与非式与非式根据直值表，可写出如下的函数式根据直值表，可写出如下的函数式CABCBABCACABCBABCACABCBABCAY 返回目录返回目录CABCBABCAY根据上面的逻辑函数式，画出逻辑图。根据上面的逻辑函数式，画出逻辑图。&BY&BCACCBACABA返回目录返回目录21.8 21.8 加法器加法器21.8.1 21.8.1 数制数制1. 1. 二进

53、制二进制二进制数可用二进制数可用iiKB2表示；表示；N进制数可用进制数可用iiNKN表示；表示；第第 位系数位系数i基数基数权权十进制数可用十进制数可用iiKD10表示；表示；如：如：2101222121212021)11.101(2. 2. 八进制八进制 iiKO82101O81848783)41.37(3. 3. 十六进制十六进制 iiKH16十六进制记数码：十六进制记数码：1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)H=4 162+14 161+6 160=(1254)D返回目录返回目录二进制与十进制间的转换二进制

54、与十进制间的转换D01234B)27(2121202121)11011(二进制二进制十进制十进制十进制十进制二进制二进制0011223344D22222)27(ddddd如何来确定如何来确定04 dd返回目录返回目录0011223344D22222)27(ddddd27132余余)( 10d62余余)( 11d32余余)( 02d12余余)( 13d20余余)( 14d确定确定 的方法的方法dBB01234D)11011()( )27(ddddd返回目录返回目录请思考：请思考：二进制二进制八进制八进制十六进制十六进制二进制二进制如何转换？如何转换？返回目录返回目录21.8.2 半加器半加器“半

55、加半加” ” 就是求本位和，不考虑低位进来的进位数。就是求本位和，不考虑低位进来的进位数。 BA 半加和半加和0 001 010 111 10 1进位进位返回目录返回目录半加器逻辑状态表半加器逻辑状态表 A B C S 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0逻辑式逻辑式BABABASABABCSCABCO半加器符号半加器符号&1ABSC逻辑图逻辑图返回目录返回目录21.8.3 21.8.3 全加器全加器 在多位数相加时，两个待加数在多位数相加时，两个待加数 和和 还要还要考虑来自低位的进位数考虑来自低位的进位数 ，由此得出本位和数，由此得出本位和数（全加和数）（

56、全加和数） 和进位数和进位数iAiB1iCiSiC 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 iAiB1iCiCiS全加器逻辑状态表全加器逻辑状态表1)()(iiiiiiiiiiiCBABACBABASiiiiiiiiBACBABAC1)(iiiiiiBABABASiiiiBABAS11iiiCSCSSiiiiBASCC1半加和：半加和：所以：所以：根据逻辑状态表，写出逻辑函数式根据逻辑状态表，写出逻辑函数式返回目录返回目录逻辑图逻辑图 1iAiB1iCiCiSCOCO逻辑符号

57、逻辑符号iAiB1iCiSiCCOCI返回目录返回目录思考题思考题：试说明试说明2111011111各式的含义各式的含义返回目录返回目录21.9 21.9 编码器编码器编码：编码：用数字或某种文字和符号来用数字或某种文字和符号来 表示某一对象或信号的过程。表示某一对象或信号的过程。1.1.二进制编码器二进制编码器二进制编码器是将某种信号编成二进制代码的电路二进制编码器是将某种信号编成二进制代码的电路例：将将76543210,IIIIIIII八个输入信号八个输入信号编成对应的二进制代码输出。编成对应的二进制代码输出。返回目录返回目录 确定二进制代码的位数确定二进制代码的位数因为输入有八个信号，所

58、以输出的是三位二进制代码因为输入有八个信号，所以输出的是三位二进制代码3, 82nn 列编码表列编码表 编码表编码表 是把待编码的八个信号和的二进制代码列成的表格是把待编码的八个信号和的二进制代码列成的表格编码表见下页返回目录返回目录三位二进制编码表三位二进制编码表 输入输入 输输 出出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 返回目录返回目录3. 3. 由编码表写出逻辑式由编码表写出逻辑式7654765476542 IIIIIIIIIIIIY7531753175310 I

59、IIIIIIIIIIIY7632763276321 IIIIIIIIIIIIY返回目录返回目录4.4. 由逻辑式画出逻辑图由逻辑式画出逻辑图11106I7I5I4I3I2I1I2Y1Y0Y6I7I5I4I3I2I1I2Y1Y0Y1111111&返回目录返回目录21.9.2 21.9.2 二十进制编码器二十进制编码器二十进制编码器是将十进制的十个数码二十进制编码器是将十进制的十个数码 0、1、2、3、4、5、6、7、8、9 编成二进制制代码的电路，编成二进制制代码的电路， 这种代码又称为这种代码又称为BCD码。码。. .确定二进制代码的位数确定二进制代码的位数输入有十个数码，输出应是四位

60、二进制代码。输入有十个数码，输出应是四位二进制代码。输入：输入：I0 I9输出：输出：Y4 Y12.2.列编码表列编码表返回目录返回目录输入输入 Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 8421码编码表码编码表返回目录返回目录3. 3. 由编码表写出逻辑式由编码表写出逻辑式9898983IIIIIIY9753197531975310 IIIIIIIIIIIIIIIY765476542 IIIIIIIIY763276321 IIIIIIIIY返回目录返回目录S S0 0S S1 1S S2 2S S3