数字逻辑电路第6章时序逻辑电路-3

1、第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSI时序电路模块的应用时序电路模块的应用 6.1 计数器计数器 6.2 寄存器寄存器 6.3 移位寄存器型计数器移位寄存器型计数器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 6.1 计计 数数 器器 计数器是一种用途非常广泛的时序逻辑电路,它不仅可以对时钟脉冲进行计数,还可以用在定时、分频、信号产生等逻辑电路中。 计数器的种类很多,根据它们的不同特点,可以将计数器分成不同的类型。典型的分类方法有

2、如下几种: (1)按计数器中触发器状态的更新是否同步可分为同步计数器和异步计数器。(2)按计数进制可分为二进制计数器、十进制计数器和N进制计数器。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 (3)按计数过程中的增减规律可以分为加法计数器、减法计数器和可逆计数器。按照递增规律对时钟脉冲进行计数的电路,称为加法计数器；按照递减规律对时钟脉冲进行计数的电路,称为减法计数器。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 6.1.1 同步计数器同步计数器 1.同步二进制同步二进制加法加法计数器计数器

3、 按照二进制数规律对时钟脉冲进行递增计数的同步电路称为同步二进制加法计数器。图61所示电路是由四个下降沿动作的JK触发器构成的四位同步二进制加法计数器。图61 四位同步二进制加法计数器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图可以写出电路的方程如下:时钟方程: CP0=CP1=CP2=CP3=CP输出方程:驱动方程: nnnn3210CQ Q Q Q00n110nn2210nnn33210JK1JKQJKQ QJKQ Q Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 将驱动方程代入

4、JK触发器的特性方程 中,得到各个触发器的状态方程为nn+1n Q=JQ +KQnn 100nnn 1nnnn1010101nn 1nnnnnnnn2210102102nn 1nnnnnnnnnnn3321021032103QQQQ QQ QQQQQ Q QQ Q Q(Q Q )QQQ Q Q QQ Q Q Q(Q Q Q )Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 以上状态方程在各个触发器的时钟信号有效时成立。由图61可以看到,各个触发器的时钟信号都连接在CP上,而且四个触发器都是下降沿动作的,这是一个同步电路，因此,以上状态方程在C

5、P的下降沿到来时同时成立。 根据状态方程进行计算,列出电路的状态转换表如表61所示。根据表61,画出状态转换图如图62所示。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图62 图61所示四位同步二进制加法计数器 的状态转换图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表61 图61所示四位同步二进制加法计数器的状态转换表第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 从状态转换图可以清楚地看到,从任一状态开始,经过输入16（24）个有效的

6、CP信号（下降沿）后,计数器返回到原来的状态。如果初始状态为0000,则在第15个CP下降沿到来后,输出C变为1;在第16个CP下降沿到来后,输出C由1变为0。可以利用C的这一下降沿作为向高位计数器的进位信号。 图63所示是该四位同步二进制加法计数器的时序图。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图63 图61所示四位同步二进制加法计数器的时序图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 从时序图中我们看到,各个触发器的输出Q0、Q1、Q2和Q3的频率分别为时钟信号频率的1/2、1

7、/4、1/8和1/16,可见计数器具有分频功能。 在图61所示电路中,各个JK触发器都接成T触发器的形式。用T触发器构造m位同步二进制加法计数器的连接规律为0i 1nijj 0T1TQ(i1,2,m1)第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 2. 同步二进制同步二进制减法减法计数器计数器 按照二进制数规律对时钟脉冲进行递减计数的同步电路称为同步二进制减法计数器。用T触发器构造m位同步二进制减法计数器的连接规律为0i 1njij 0T1TQ(i1,2,m1)第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序

8、电路模块的应用 图64所示电路是由四个下降沿动作的JK触发器构成的四位同步二进制减法计数器。图64和图61相同之处是将JK触发器接成T触发器的形式,不同之处是触发器驱动信号及输出信号的连接规律,即由接到Q端改为接到 端。QCP0J0K0Q00QCP1J1K1Q11QCP2J2K2Q22QCP&1&CP3J3K3Q33Q&B图64 四位同步二进制减法计数器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图64所示电路的方程为时钟方程: CP0=CP1=CP2=CP3=CP输出方程:nnnn3210BQ Q Q Q驱动方程:

9、 00n011nn1022nnn21033JK1JKQJKQ QJKQ Q Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程: nn 100nnnnn 101010nnnn 1nnn1020102nnnnn 1nnnn210302103QQQQ QQ QQQ Q Q(QQ )QQQ Q Q Q(QQQ )Q 利用状态方程进行计算,列出计数器的状态转换表如表62所示。图65所示为该计数器的状态转换图。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表62 图64所示四位同步二进制减法计数

10、器 的状态转换表第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图65 图64所示四位同步二进制减法计数器的状态转换图 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图65表明,从任一状态开始,经过输入16（24）个有效的CP信号（下降沿）后,计数器将返回到原来的状态。如果初始状态为0000,此时输出B为1,则在第一个CP下降沿到来后,输出B由1变为0。可以利用B的这一下降沿作为向高位计数器的借位信号。图64所示电路的时序图如图66所示。图64所示四位同步二进制减法计数器的时序图第第6章章 常

11、用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 3. 同步二进制加同步二进制加/减可逆计数器减可逆计数器 将图61所示的同步二进制加法计数器和图64所示的同步二进制减法计数器合并,同时加上加/减控制信号,可以构成同步二进制加/减可逆计数器,如图67所示。00nn0110nnnn102210nnnnnn21033210JK1JKU/DQU/DQJKU/DQ QU/DQ QJKU/DQ Q QU/DQ Q Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图67 四位同步二进制加/减可逆计数器第第6章章 常用时序

12、逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 输出方程为 nnnnnnnn32133213C/BU/DQ Q Q QU/DQ Q Q Q 现在我们对 信号分两种情况进行讨论:当 =0时,输出方程为U/DU/Dnnnn3210C/BQ Q Q Q驱动方程为00n110nn2210nnn33210JK1JKQJKQ QJKQ Q Q 上述方程和图61所示电路的输出方程及驱动方程相同。可见当U/D=0时,图67所示电路实现四位同步二进制加法计数器的功能。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 当 时,输出方程为

13、 U/D=1nnnn3210C/BQ Q Q Q驱动方程为 00n011nn1022nnn21033JK1JKQJKQ QJKQ Q Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 上述方程和图64所示电路的输出方程及驱动方程相同。因此当 时,图67所示电路实现四位同步二进制减法计数器的功能。 图68为四位同步二进制加/减可逆计数器的时序图。 U/D=1图68 图67所示四位同步二进制加/减可逆计数器的时序图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 4.同步十进制加法计数器同步十进制加法

14、计数器 按照十进制数规律对时钟脉冲进行递增计数的同步电路称为同步十进制加法计数器。图69所示电路是由四个下降沿动作的JK触发器构成的同步十进制加法计数器。表63是电路的状态转换表,图610为状态转换图。图611所示是初始状态为0000时的时序图。 图69 同步十进制加法计数器 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图610 状态转换图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 从图69中可以得到: 时钟方程: CP0=CP1=CP2=CP3=CP 输出方程: nn30CQ Q驱动方

15、程:00nn3110nn2210nnnnn3321030JK1JKQ QJKQ QJKQ Q QQ Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程:nn 100nn 1nn3101n 1nnn2102n 1nnnnnn3210303QQQ(Q Q )QQ(Q Q )QQ(Q Q QQ Q )Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表63 图69所示同步十进制加法计数器的状态转换表第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用

16、 图611 图69所示同步十进制加法计数器的时序图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5. 同步十进制减法计数器同步十进制减法计数器 按照十进制数规律对时钟脉冲进行递减计数的同步电路称为同步十进制减法计数器。图612所示电路是由四个下降沿动作的JK触发器构成的同步十进制减法计数器。 图图612 同步十进制减法计数同步十进制减法计数器器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 由图可以写出如下方程: 时钟方程: CP0=CP1=CP2=CP3=CP 输出方程:nnnn3210BQ

17、 Q Q Q驱动方程: 00nnnn012311nnnnn1012322nnn21033JK1JKQ Q Q QJKQ Q Q Q QJKQ Q Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 状态方程: nn 100nnnnn 1n012311nnnnnn 1n0112322nnnn 1n21033QQQ(Q Q Q Q )QQ(Q Q Q Q Q )QQ(Q Q Q )Q 表64和图613所示分别为该同步十进制减法计数器的状态转换表和状态转换图。当初始状态为0000时,时序图如图614所示。 第第6章章 常用时序逻辑电路及常用时序逻辑电路

18、及MSIMSI时序电路模块的应用时序电路模块的应用 表64 图612所示同步十进制减法计数器的状态转换表第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图612所示同步十进制减法计数器的状态转换图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图614 图612所示同步十进制减法计数器的时序图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 6.同步十进制可逆计数器同步十进制可逆计数器 将图69所示的同步十进制加法计数器和图612所示的同步十进制减法计数器合并,同时加上加/减控制信号,可以构成十进制加/减可逆计数器,如图615所示