抢答器电路设计及装调

1、情境要求情境要求任务1 RS触 发器的认知任务2 JK、D、T、T触发器的认知任务3抢答器电路仿真任务4抢答器电路制作与调试情境目标情境目标了 解 边沿触发方式的触发器构成RS触发器和同步触发器的结构熟 悉RS、同步触发器的功能 各种边沿触发器的功能掌 握触发器的脉冲工作特性与动作特点情境介绍情境介绍 在组合逻辑电路设计的抢答器中，由于电路本身不具有记忆功能，抢答开关必须用手按住不动，指示灯才会点亮，若手松开指示灯就会熄灭，这种操作方式十分不便。在本情境中，通过引入基本RS触发器，很好的解决了这一问题。 本学习情境详细介绍了各种触发器的基本结构和功能表示方法 ，触发器的电路原理、功能与电路特点

2、是学习的主要内容。对触发器知识的学习有助于建立时序逻辑电路的基本概念，通过对项目任务的实践操作有助于提升对触发器功能的理性认识，这对于学习后面的时序逻辑电路有非常重要的基础性作用。任务一 RS触发器的认知抢答器功能1：任何一个选手按下抢答器时即有一个抢答信号输入，与之对应的指示灯点亮。此时再按其它任何一个抢答按钮均无效。此功能如何实现？信号锁存触发器子任务1 基本RS触发器电路分析子任务2 钟控RS触发器电路分析 什么是触发器？ 能够储存一位二进制信息的单元电路称为触发器。 触发器与门电路的区别是什么？触发器是在门电路的基础上引入适当的反馈构成的。触发器与门电路的最在区别就是门电路的输出仅取决

3、于它的现态输入，不具有记忆性；而触发器的输出不仅取决于它的现时输入，还与它现时输出有关，因此触发器具有记忆性。子任务一 基本RS触发器电路分析 一位触发器可以记忆和存储一位二进制信息“0”或“1”，因此是双稳态电路。在适当的触发信号作用下，触发器可以由一种稳态转变为另一种稳态，当触发信号消失后，触发器仍能保持触发后的状态不变。 根据电路结构的不同，触发器可分为基本RS触发器、同步RS触发器、主从型JK触发器、维持阻塞型D触发器、T和T触发器等。 基本RS触发器是任何结构复杂的触发器必须包含的一个最基础的组成单元，它可以由两个与非门或两个或非门交叉连接构成。例如由两个与非门构成的RS触发器：RS

4、门1门2正常情况下，两个输出端子应保持状态。一对互非的输入端子字母上面横杠表示触发器的两个稳定状态：输出端Q=1时，触发器为 态；输出端Q=0时，触发器处 态。1.了解基本RS触发器的结构组成2.基本RS触发器的工作原理分析RS门1门2次态Q n+1=0, Q n+1=1 现态有0出1全1出0现态次态Q n+1=0, Q n+1=1 触发器触发后状态为0，置0功能！触发器状态不变，仍为置0功能！1基本RS触发器的两个与非门通过反馈线交叉组合在一起。只要两个输入端状态不同且输入端R= ，无论输出现态如何，次态总是为 ，因此通常把R称作。RS门1门2次态Q n+1=1, Q n+1=0 现态有0出

5、1全1出0现态次态Q n+1=1, Q n+1=0 触发器触发后状态为 ，置1功能！触发器状态不变，仍为置1功能！2只要基本RS触发器的两个输入端状态不同且输入端S= 处低电平有效态，无论输出现态如何，次态总是为 ，因此通常把S称作。RS门1门2次态Q n+1=0, Q n+1=1 现态全1出0有0出1现态次态Q n+1=1, Q n+1=0 触发器状态不变，保持功能！触发器状态不变，保持功能！3当基本RS触发器的两输入端状态相同均为 时，都处无效状态。输出不会发生改变，继续保持原来的状态。因此在两个输入端同时为高电平时触发器起。全1出0有0出1RS门1门2次态Q n+1=1, Q n+1=1

6、 现态有0出1 触发器的两个互非输出端出现相同的逻辑混乱情况，显然这是触发器正常工作条件下不允许发生的，因此必须加以防范。5当基本RS触发器的两输入状态相同均为 时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为 的状态称为，电路正常工作时不允许此情况发生。有0出1 由基本RS触发器的工作原理分析可知，由于其输入信号是直接加在输出门上，所以。这就是基本RS触发器的动作特点。RS门1门2清零端置1端3.基本RS触发器逻辑功能的描述 触发器的逻辑功能通常可用特征方程、状态图、真值表和波形图进行描述。(1) 特征方程S + R= 1(约束条件) 由于基本RS触发器不允许

7、输入同时为低电平，所以加一约束条件。Q n+1 = S + R Q n(2) 状态图1 0SR触发器的“ ”态触发器的“ ”态0 1SR1SR1RS 状态图可直观反映出触发器状态转换条件与状态转换结果之间的关系，是时序逻辑电路分析中的重要工具之一。(3) 时序波形图 反映触发器输入信号取值和状态之间对应关系的线段图形称为，它可直观地反映输出随输入及输出现态的变化情况。置置0RS保持保持QQ(4) 功能真值表 功能真值表以表格的形式反映了触发器从现态Qn向次态Qn+1转移的规律。这种方法很适合在时序逻辑电路的分析中使用。0 0 0禁止态禁止态0 0 1禁止态禁止态0 1 0 “置置0”0 1 1

8、 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 基本RS触发器的逻辑电路图符号Q Q国际流行图符号4.基本RS触发器的应用 基本RS触发器在医学上常常被应用到一些过程控制的电路中，如通过一个脉冲来控制吸氧或输液控制装置的阀门启闭并保持到下一个脉冲到来。这种电路简单可靠，完全可以取代分立元件构成的双稳态电路。除此之外，基本RS触发器还可用于防抖动开关电路及计算机中随机存储器中。防抖动开关电路反跳反跳反跳反跳加入RS触发器后波形得到改善能否写出两个或非能否写出两个或非门构成的基本门构成的基本RSRS触触发器的逻辑功能及发器的逻辑功能及约束条

9、件？约束条件？ 触发器和门电路触发器和门电路有何联系和区别？有何联系和区别？在输出形式上有何在输出形式上有何不同？不同？ 由两个与非门构成的基由两个与非门构成的基本本RS触发器，有几种功触发器，有几种功能？约束条件是什么？能？约束条件是什么？ 基本基本RSRS触发器触发器通常有几种组成通常有几种组成形式？最常用的形式？最常用的组成形式是哪一组成形式是哪一种？种？ 基本RS触发器的功能真值表0 0 0禁止态禁止态0 0 1禁止态禁止态0 1 0 “置置0”0 1 1 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 任务一知识回顾 基本RS触

10、发器 数字电路系统中，经常要求各位触发器的状态随时间按同一节奏改变，以便使整个系统能步调一致地协调工作，这种要求各位触发器受同一控制信号的作用，此控制信号可由一个发出固定频率脉冲的振荡器产生，它能像时钟一样准确地控制触发器的翻转时刻，因之称为时钟脉冲，记作CP。子任务二 钟控RS触发器电路分析什么是钟控？什么是钟控？门1和门2构成基本的RS触发器直接置“ ”端直接置“ ”端门3和门5构成RS引导触发器置“ ”输入端有效置“ ”输入端有效1.钟控触发器结构组成 显然同步RS触发器受时钟脉冲控制触发，因此又称为钟控RS触发器。即钟控RS触发器的输出状态，不仅取决于输出现态及输入信号的变化，还受时钟

11、脉冲CP的控制。 CP端子称为时钟脉冲控制端。CP=0时无论输入端子R和S 何种状态，触发器输出Q均保持原态不变；只有CP=1时，其输出状态才由R、S状态决定。门2门1SD门3门5RD 钟控RS触发器的逻辑图符号 国际流行的逻辑图符号Q Q2.钟控RS触发器的工作原理当时钟脉冲CP= 时的情况：1 设触发器现态Qn=0，Qn=1。正常情况下，直接置0、置1端悬空为“ ”。门2门1SDRD门3门5RSQQ门3和门5因CP=0而有0出1门1有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态不变，保持功能！当时钟脉冲CP= 时的情况：1门2门1SDRD门3门5RSQQ若触发器现态Qn

12、=1，Qn=0时：门3和门5仍因CP=0而有0出1门1全1出0门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！当钟控RS触发器的时钟脉冲控制端状态为低电平“ ”时，无论两输入状态或输出现态如何，触发器均保持原来的状态不变！换句话说：在CP=0期间钟控RS触发器不能被触发，因此状态无法改变，为。时钟脉冲CP= 时的情况：2门2门1SDRD门3门5RSQQ此时门3有0出1门1全1出0触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！门5全1出01) 输入R=0，S=1时设触发器现态Qn=1，Qn=0门2有0出1时钟脉冲CP= 时的情况：2门2门1SDRD门3门

13、5RSQQ此时门3有0出1门1全1出0门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态由0翻转为1，置1功能！当时钟脉冲控制端状态为高电平“ ”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=0、S=1，无论输出现态如何，钟控RS触发器均为。为此把S称为置1端，高电平有效。门5全1出01)当输入R=0，S=1时设触发器现态Qn=0，Qn=1时钟脉冲CP= 时的情况：2门2门1SDRD门3门5RSQQ此时门5有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态由1改变为0，置0功能！门3全1出03)当输入R=1，S=0时门1有0出1设触发器现态Q

14、n=1，Qn=0时钟脉冲CP= 时的情况：2当时钟脉冲控制端状态为高电平“ ”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=1、S=0，无论输出现态如何，钟控RS触发器均为。为此把R称为置0端，高电平有效。门2门1SDRD门3门5RSQQ此时门5有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态不变，仍为置0功能！门3全1出05)当输入R=1，S=0时门1有0出1设触发器现态Qn=0，Qn=1时钟脉冲CP= 时的情况：3门2门1SDRD门3门5RSQQ此时门5有0出1门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！门3也是有

15、0出11)当输入R=0，S=0时门1全1出0设触发器现态Qn=1，Qn=0时钟脉冲CP= 时的情况：3门2门1SDRD门3门5RSQQ此时门5有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态不变，保持功能！门3也是有0出12)当输入R=0，S=0时门1有0出1当时钟脉冲控制端状态为“ ”时，电路被触发。但是，当R和S均等于0为无效态时，则无论输出现态如何，输出次态均不发生改变，此时称触发器为。设触发器现态Qn=0，Qn=1时钟脉冲CP= 时的情况：3门2门1SDRD门3门5RSQQ此时门5全1出0门2有0出1触发器次态Qn+1=1，Qn+1=1 本该的两个输出端状态相同，出现

16、了逻辑混乱，这显然在正常工作中视为禁止态！门3也是全1出01)当输入R=1，S=1时门1也有0出1钟控RS触发器输入状态均为 时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为 的状态称为。设触发器现态Qn=1，Qn=0在工作原理的分析过程中我们发现钟控RS触发器受时钟脉冲控制，只有控制信号有效时，其输出才能随着输入的变化而变化。因此钟控RS触发器的动作特点是：直接清零端直接置1端门2门1SDRD门3门5RSQQ。直接清零端和直接置1端在钟控RS触发器正常工作时，应与高电平“1”相接。3.钟控RS触发器逻辑功能的描述(1)特征方程SR=0(约束条件) 钟控RS触发

17、器的两个输入端不允许同时为高电平，所以也要加上一个约束条件。Q n+1 = S + R Q n(2)状态图0S 1R触发器的“ ”态触发器的“ ”态1S 0R0SR0RS(3) 功能真值表 0 0 0 保持0 0 1 保持0 1 0 “置1”0 1 1 “置1”1 0 0 “置0”1 0 1 “置0”1 1 0禁止态1 1 1禁止态RS在时钟脉冲CP=1期间，设Qn=0CP=1期间引导门置置状态不变置输出随输入发生多次翻转的现象称为。空翻易造成触发器的可靠性降低，甚至无法判定触发器工作状态。(4)时序波形图置状态不变置保持置状态不变其中CP=0期间引导门 显然，钟控的RS触发器只有在时钟脉冲C

18、P=1期间才能触发而使状态发生改变，因此，钟控RS触发器属于方式。钟控RS触发器的国标图符号如下图所示： 采用电位触发方式的钟控RS触发器存在“”问题。为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。DSDRRCPS QQ小圆圈表示电平有效S、R两输入端无小圆圈说明电平有效说明：说明：钟控钟控RSRS触发器的触发触发器的触发方式如何？你能根据方式如何？你能根据电路图说出在电路图说出在CP=0CP=0期期间

19、触发器为何状态不间触发器为何状态不变的道理吗？变的道理吗？ 钟控钟控RS触发器两个触发器两个输入端的有效态和两输入端的有效态和两个与非门构成的基本个与非门构成的基本RSRS触发器的有效态相触发器的有效态相同吗？区别在哪里？同吗？区别在哪里？ 何谓何谓“空翻空翻”？造成？造成“空翻空翻”的原因是什么？的原因是什么？“空翻空翻”和和“不定不定”状态有何区别？如状态有何区别？如何有效地解决何有效地解决“空翻空翻”问题？问题？ 钟控钟控RS触发器中触发器中的的R RD D和和S SD D在电路中在电路中起何作用？触发起何作用？触发器正常工作时它器正常工作时它们应如何处理？们应如何处理？ 特性表0 0

20、0禁止态禁止态0 0 1禁止态禁止态0 1 0 “置置0”0 1 1 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQQ QRDSDRDSD 采用电位触发方式的钟控RS触发器存在“”问题。为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型的D触发器等等。这些触发器由于只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。DSDRRCPS QQ同步RS触发器钟控RS触发器知识回顾 任务二 JK、D、T、T触发器的认知JK触发器的系列品种较多，

21、可分为两大类型：主从型和边沿型。早期生产的集成JK触发器大多数是主从型的，但由于主从型工作方式的JK触发器工作速度慢，容易受噪声干扰，尤其是要去CP=1的期间不允许J、K端的信号发生变化，否则会产生逻辑混乱。所以我国目前只保留有CT2072、CT1111两个品种的主从型JK触发器。随着工艺的发展， JK触发器大都采用边沿触发工作方式，其具有抗干扰能力强，速度快，对输入信号的时间配合要求不高等优点。子任务一 JK触发器1.主从JK触发器KJRDSDRDSD触发器触发器主从JK触发器的结构组成主从JK触发器的逻辑符号2.边沿JK触发器边沿JK触发器的结构组成边沿JK触发器的逻辑符号3.主从JK触发

22、器的工作原理KJRDSDRDSDCP= 期间：10 从触发器因CP=0被封锁，输出状态保持不变。 主触发器由于CP=1被触发，其输出次态Q1n+1随着JK输入端的变化而改变。 设输出现态Q=1、J=1，K=0门8有0出1门6有0出1门5全1出0 主触发器把CP=1时的状态记忆下来，在CP下跳沿到来时作为输入状态送入从触发器中。1KJRDSDRDSDCP：10 主触发器因CP=0被封锁，输出状态保持不变。 从触发器由于CP=1被触发，其输出次态Qn+1随着输入端的变化而改变。门2有0出1门1全1出0门3有0出1 显然JK触发器在CP下跳沿到来时输出状态发生改变，且此状态一直保持到下一个时钟脉冲下

23、跳沿的到来。2为什么在为什么在CP=0期间输期间输出状态不变？出状态不变？JK触发器的逻辑功能 显然边沿触发的主从型JK触发器有效地抑制了“空翻”现象。在时钟脉冲CP下降沿到来时，其输出、输入端子之间的对应关系为：J0，K0时，触发器无论现态如何，次态Qn+1Qn，功能；当J1，K0时，无论触发器现态如何，次态Qn+11，功能；当J0，K1时，无论触发器现态如何，次态Qn+10；功能；当J1，K1时，无论触发器现态如何，次态Qn+1 Qn 功能。JK不同时，输出次态总是随着J的变化而变化；JK均为0时，输出保持不变；JK均为1时，输出发生翻转。 主从型JK触发器在CP为“1”期间，主触发器接收

24、输入信号且被记忆下来，而从触发器被封锁不能动作；当CP下降沿到来时，从触发器被解除封锁，接收主触发器在CP为1期间记忆下来的状态作为控制信号，使从触发器的输出状态按照主触发器的状态发生变化；之后，由于主触发器在CP0期间被封锁状态不再发生变化，因此，从触发器也就保持了CP下降沿到来时的状态不再发生变化。即主从型JK触发器的输出状态变化发生在CP脉冲的下降沿。 主触发器本身是一个钟控的RS触发器，因此在CP1的全部期间都受输入信号的控制，即存在“空翻”现象。但是，只有下降沿到来前的主触发器状态，才是改变从触发器状态的控制信号，而下降沿到达时刻的主触发器状态不一定是从触发器的控制信号。5. JK触

25、发器逻辑功能的描述(1)特征方程 11，10(2) 状态图JK触发器的“ ”态触发器的“ ”态nn1nQKQJQ 01，1100010010RDSDKJQQJK触发器电路图符号此符号表示边沿触发加圈表示下降沿触发(3)JK触发器功能真值表J KQnQn+10 000保持0 011保持0 100置“0”0 110置“0” 001置“1”1 011置“1” 101翻转1 110翻转 CP J K Q (4)JK触发器时序波形图 边沿触发，即CP边沿到来时触发。具有置0、置1、保持、翻转四种功能，能够有效地抑制 空翻现象。使用方便灵活，抗干扰能力极强，工作速度很高。 实际应用中大多采用集成JK触发器

26、。常用的集成芯片型号有下降沿触发的双JK触发器75LS112、上升沿触发的双JK触发器CC5027和共用置1、清0端的75LS276四JK触发器等。75LS112双JK触发器每片芯片包含两个具有复位、置位端的下降沿触发的JK触发器，通常用于缓冲触发器、计数器和移位寄存器电路中。 下图所示为其管脚排列图： 集成JK触发器主从型主从型JK触发器能触发器能够抑制够抑制“空翻空翻”现现象，具体表现能说象，具体表现能说出来吗？出来吗？ 主从型主从型JK触发器的触发器的导引电路包括几个逻导引电路包括几个逻辑门？在什么情况下辑门？在什么情况下触发工作？何种情况触发工作？何种情况下被封锁？属于哪种下被封锁？属

27、于哪种触发方式？触发方式？ JK触发器具有哪些逻辑功触发器具有哪些逻辑功能？由能？由JK触发器构成的触发器构成的T触触发器有哪些功能？发器有哪些功能？T触发触发器的功能呢？器的功能呢？ 主从型主从型JK触发器的触发器的基本触发电路包括几基本触发电路包括几个逻辑门？在什么情个逻辑门？在什么情况下触发工作？何种况下触发工作？何种情况下被封锁？属于情况下被封锁？属于哪种触发方式？哪种触发方式？ 子任务二 D触发器1.D触发器的结构组成门6门5RDSD门2门1门3门5 图中门1门5构成钟控RS触发器，门5和门6构成输入信号的导引门，D是输入信号端。直接置0和置1端正常工作时保持高电平。反馈线反馈线 维

28、持阻塞D触发器利用电路内部反馈来实现边沿触发。 当CP= 时，门3和门5的输出 为 ，使钟控RS触发器的状态维持不变。此时，门6的输出等于D，门5的输出等于D。门6门5RDSD门2门1门3门5QQ2. D触发器的工作原理 当CP上升沿到来时刻，门5、门6的输出进入门3和门5 显然，D触发器的输出随着输入D的变化而变化，且在时钟脉冲到来时触发。当D=1时,全1出0；当D=0时，有0出1。当D=1时,全1出0；当D=0时，有0出1。 由维持阻塞D触发器的逻辑电路可知，触发器的状态在CP上升沿到来时可以维持原来输入信号D的作用结果，而输入信号的变化在此时被有效地阻塞掉了。因此，D触发器又被人们习惯地

29、称为维持-阻塞型D触发器。D触发器的动作特点 维持阻塞D触发器的次态仅取决于CP信号上升沿到达前的一瞬间（这一时刻与上升沿到达时的间隔趋近于零但不等于零）输入的逻辑状态，而在这一瞬间之前和之后，输入的状态变化对输出不能够产生影响。显然，D触发器可以有效地抑制“空翻”，增强了触发器的抗干扰能力，提高了电路工作的可靠性。3. D触发器逻辑功能的描述 特征方程 D=1 状态图触发器的“ ”态触发器的“ ”态n1nDQ D=0D=0D=1RDSDDQQD触发器电路图符号不加圈表示上升沿触发 维持阻塞型D触发器具有置“ ”和置“ ”功能，且输出随输入的变化只在时钟脉冲上升沿到来时触发。常用的集成D触发器

30、有双D触发器75LS75、四D触发器75LS75和六D触发器75LS176等。下图所示为75LS75的管脚排列图： 14 13 12 11 10 9 8 74LS74 D触发器 1 2 3 4 5 6 7 VCCD2R 2D 2CP D2S 2QQ2 D1R 1D 1CP D1S 1Q Q1 GND Qn+100置011置1触发器的功能真值表4. 集成D触发器如何解释维持阻塞如何解释维持阻塞D触发器的触发器的“维持维持”和和“阻塞阻塞”？ D触发器的基本结触发器的基本结构组成分哪两大部分构组成分哪两大部分？为什么说？为什么说D触发器触发器可以有效地抑制可以有效地抑制“空空翻翻”现象？现象？ 在

31、逻辑图符号中，你是如在逻辑图符号中，你是如何区别出某触发器是何区别出某触发器是“电平电平”触发还是触发还是“边沿边沿”触发的？触发的？又是如何判断某触发器输入又是如何判断某触发器输入端是高电平有效或是低电平端是高电平有效或是低电平有效的？有效的？你能默写出你能默写出D触发触发器的特征方程式和器的特征方程式和功能真值表吗？功能真值表吗？子任务三 T触发器和触发器和T触发器触发器 把JK触发器的两输入端子J和K连在一起作为一个输入端子T时，即可构成一个T触发器。当时，即J=K=1，触发器具有功能；当，即J=K=0，触发器具有功能。显然T触发器只具有保持和翻转两种功能。1. T触发器T QnQn +

32、1功 能0 00 101nnQQ1 保 持1 01 110nnQQ1翻 转特性表逻辑符号 T CP 1TQ Q C1T 触发器特性方程：nnnnQTQTQTQ1与JK触发器的特性方程比较，得：TKTJ电电路路图图1J C11KTQQCP01T=1/1/0/0/CPTQQ 让T触发器恒输入“ ”时，显然只具有了一种功能，此时T触发器就变成了T触发器。T触发器仅具有翻转一种功能。2. T触发器 CP Q Q C1QnQn +1功 能0110nnQQ1翻 转T T 触发器特性方程：触发器特性方程：与与JKJK触发器的特性方程比较，得：触发器的特性方程比较，得：11TKTJ电电路路图图1J C11K1

33、QQCPnnQQ1变换变换T T触发器的特性方程：触发器的特性方程：nnnnQQQQ111CPQQ01触发器是时序逻辑电路的基本单元。常用的有RS、 JK和D触发器等。同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，也可以构成具有不同功能的各种类型触发器。写出JK触发器、D触发器用T触发器的特性方程。 T触发器的逻辑功能有几种？分别是哪些功能？69 根据是否受时钟控制分为根据是否受时钟控制分为 异步触发器异步触发器 钟控触发器钟控触发器 基本基本 RS 触发器是构成各种触发器的基础触发器是构成各种触发器的基础。它的。它的输出受输入信号直接控制，不能定时控制，常用

34、作集输出受输入信号直接控制，不能定时控制，常用作集成触发器的辅助输入端，成触发器的辅助输入端，用于直接置用于直接置 0 或直接置或直接置 1。使用时须注意弄清它的有效电平，并满足约束使用时须注意弄清它的有效电平，并满足约束条件。条件。基本基本 RS 触发器触发器同步触发器、主从触发器和边沿触发器同步触发器、主从触发器和边沿触发器小小 结结 触发器逻辑功能描述方法： 逻辑符号、特性表、驱动表、特性方程、状态转换图、波形图（时序图） 70电平触发器电平触发器 边沿触发器边沿触发器 根据触发方式不同分为根据触发方式不同分为 例如例如主从触发器主从触发器 71不同触发方式的工作特点：不同触发方式的工作

35、特点： 正电平触发式触发器正电平触发式触发器的状态在的状态在CP= 1 期间翻转，期间翻转，在在CP= 0 期间保持不变。电平触发式触发器的缺点是期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。存在空翻现象，通常只能用于数据锁存。 主从触发器主从触发器由分别工作在时钟脉冲由分别工作在时钟脉冲CP不同时段的不同时段的主触发器和从触发器构成，通常只能在主触发器和从触发器构成，通常只能在CP下降沿时刻下降沿时刻状态发生翻转，而在状态发生翻转，而在CP其它时刻保持状态不变。它虽其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍有限制。然克服了空翻，但对输入信号仍有限制。

36、边沿触发器边沿触发器只能在只能在CP上升沿上升沿(或下降沿或下降沿)时刻接收时刻接收输入信号，其状态只能在输入信号，其状态只能在CP上升沿上升沿(或下降沿或下降沿)时刻发时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。生翻转。它应用范围广、可靠性高、抗干扰能力强。 分析触发器时应弄清楚分析触发器时应弄清楚触发器的触发器的、和和(或或)，并弄清楚异步输入端是否加，并弄清楚异步输入端是否加上了有效电平。上了有效电平。 72JK型转换为型转换为 RS、D、T、T型型 1. JK型变换成型变换成RS型型 将将RS触发器的特性方程稍作变换触发器的特性方程稍作变换 nnQRSQ 1nnnQRQQS )

37、(nnQRSQS)( nnQRSQS 与与JK触发器特性方程比较：触发器特性方程比较： RS 触发器的约束条件触发器的约束条件 RS = 0 Q Q Q Q Q Q Q Q J J K K J J K K S S R R 1 1 C C P P D D C C P P ( ( a a ) ) J K 型 转 为 R S 型 ( ( b b ) ) J K 型 转 为 D 型 转换图：转换图：JK触发器特性方程：触发器特性方程：Qn+1 = JQn + KQnJ = S K = S R K = SR = SR + RS = R732. JK型变换成型变换成D型型 将将D触发器的特性方程稍作变换触

38、发器的特性方程稍作变换 与与JK触发器特性方程比较：触发器特性方程比较： Q Q Q Q Q Q Q Q J J K K J J K K S S R R 1 1 C C P P D D C C P P ( ( a a ) ) J K 型 转 为 R S 型 ( ( b b ) ) J K 型 转 为 D 型 转换图：转换图：J = DK = DQn+1 = JQn + KQnQn+1 = D = D(Qn + Qn) = DQn + DQn 可见触发器的逻辑功能可以通可见触发器的逻辑功能可以通过外部接线加以转换，过外部接线加以转换，转换后转换后逻辑逻辑功能改变，但触发方式不变功能改变，但触发方

39、式不变。743. JK型变换成型变换成T、T 型型 T触发器特性方程：触发器特性方程：JK触发器特性方程：触发器特性方程：转换图：转换图： Q Q Q Q Q Q Q Q J J K K J J K K T T 1 1 C C P P C C P P ( a ) T 型 ( b ) T 型 T 触发器特性方程：触发器特性方程：JK触发器特性方程：触发器特性方程： Q Q Q Q Q Q Q Q J J K K J J K K T T 1 1 C C P P C C P P ( a ) T 型 ( b ) T 型 转换图：转换图： JK T JK T有有 J = K = T有有 J = K =

40、1Qn+1 = JQn + KQnQn+1 = JQn + KQnQn+1 = TQn + TQnQn+1 = Qn75D型转换为型转换为RS、JK、T、T型型 1D 型转为型转为 RS 型型 D触发器的特性方程为：触发器的特性方程为： RS触发器的特性方程为：触发器的特性方程为： 转换图：转换图： R R 1 1 Q Q D D Q Q S S 1 1 C CP P 图 4-24 D 型 转 化 为 RS 型 触 发 器 nnnQRSQRSQRSDQn+1 = S + R QnQn+1 = D 因此只要令因此只要令D触发器的输入信号满足触发器的输入信号满足 D = S + RQn 就可得到就

41、可得到RS触发器了。触发器了。762. 从从 D 型转换成型转换成 JK 型型 D触发器的特性方程为：触发器的特性方程为： JK触发器特性方程：触发器特性方程：转换图：转换图： K K 1 1 Q Q D D Q Q J J C CP P 图 4-25 D 型转化为 JK 型触发器 nnnnnnQKQJQKQJQKQJD Qn+1 = DQn+1 = JQn + KQn因此只要令因此只要令D触发器的输入信号满足触发器的输入信号满足 D = JQn + KQn 就可得到就可得到JK触发器了。触发器了。77Qn+1 = D = JQn + KQnnnQKQJ nnQKQJD QQCPJC11DKC

42、11D783. 从从 D 转换到转换到 T、T型的转换型的转换 T 触发器的特性方程：触发器的特性方程： D 触发器的特性方程：触发器的特性方程：转换图：转换图：Qn+1 = D = TQn+ TQn = TQn D T Qn+1 = DQn+1 = TQn + TQn1DC179Qn+1 = DQn+1 = Qn比较两式得：比较两式得：D = Qn D 触发器到触发器到 T触发器的转换最简单，计数器电触发器的转换最简单，计数器电路中用得最多。路中用得最多。 D T转换图：转换图： CP Q Q1DC1Q Q认真复习，加强练习，认真复习，加强练习， 巩固成果，学以致用！巩固成果，学以致用！任务

43、三 抢答器电路设计与仿真任务要求： 用四个开关、两74LS00二输入与非门、两个74LS20四输入与非门和灯泡模拟一个带总清零及抢答控制开关的三人抢答器。1.启动Multisim 10，单击电子仿真软件Multisim 10基本界面元件工具条上的“Place TTL”按钮，从弹出的对话框“Family”栏中选择“74LS”，再在“Component”栏中选取二输入与非门“74LS00N”2只、四输入与非门“74LS20N”2只，如图所示，将它们放置在电子平台上。步步 骤骤2.单击元件工具条“Place Indicator”按钮，在弹出的对话框中，在“Family”栏中选择“LAMP”，再在“Component”栏中选取“5V_1W”，如图所示，再单击对话框右上角的“OK”按钮，如图所示，将灯泡放置在电子平台上。3.将其它元件调齐，并按仿真图连成仿真电路。4.开启仿真开关，将仿真结果记录在下表中，并分析仿真结果。 当J2J4中任务一个开关被按下即有抢答信号输入，输入信号被RS触发器锁存，与之对应的指示灯被点亮。此时再按其它任何一个抢答开关均无效，指示灯仍“保持”第1个开关按下 时所对应的状态不变。 如图所示电路可作为抢答信号的接收、保持和输出的基本电路。 J1