计算机组成原理课程设计报告材料16位模型机地设计

1、经济学院华信学院计算机组成原理课程设计报告计算数据块中所有数据的累加和并存储到存单元中题目16位模型机的设计姓名学号4114170801班号一班指导老师成绩2014年1月一、引言 3.1.1 设计目的 3.1.2 设计任务 3.二、详细设计及实现 4.2.1 拟定指令系统 4.2.2 指令格式 5.2.3 寻址方式 5.三、16位CPU的模型7.3.1 各功能部件的 VHDL 设计 9.3.2 16位模型机的设计与实现 2.2四、总结 2.7.五、参考文献： 2.7.六、代码2.8.引言1.1 设计目的为掌握并巩固本学期所学习的计算机组成原理知识，设计本次试验。运用 整合所学的相关知识， 一步

2、步设计构造一台基本的模型计算机， 明确计算机的控 制原理与控制过程， 巩固和灵活应用所学的理论知识， 掌握计算机组成的一般设 计方法，提高学生设计能力和实践操作技能， 为从事计算机研制与设计打下基础。1.2 设计任务本机功能：计算数据块中所有数据的累加和并存储到存单元中汇编代码如下：START：MOVSI, OFFSET SRC1 ;源操作数地址送 SIMOVDI ，OFFSET DXT ；目的操作数地址送 DIMOVBX ， OFFSET SRC2 ；结束地址送 BXMOVBL 0 ；设置 BL 中初值为 0NEXT：MOVAL ， SI；取数ADDBL , AL ;数据相加MOVDI ，A

3、L；存数CMPSI, BXJJESTART；如果 SI=BX ，则转向 STARTINCSI；修改源地址JMPNEXT；转向 NEXT详细设计及实现2.1 拟定指令系统分析：1) 依据汇编语言程序得出部件间的数据流的方向为立即数T寄存器寄存器 ? 存存操作数采用寄存器间址寻址方式源与目的寄存器容比较，如果源等于目的转移，转向地址在指令中提供 寄存器加 1 指令无条件转移指令，转向地址在指令中提供。2) 指令类型 (指令中的立即数为一个字即 16位)立即数T寄存器 需要在指令中指出寄存器及立即数 女口： LOADI RO, 10H，此指令为双字指令 存操作数一寄存器需要在指令中指出间址寄存器及目

4、的寄存器 如： LOAD R3， R1; 指令为单字指令 寄存器f存需要指令中指出源寄存器及间址寄存器 如： STORE R2， R7; 指令为单字指令 寄存器容比较产生转移的指令 需要指令中指出源、目的寄存器以及转向的地址 如： BRANCHEQI OOOOH; 指令为单字指令 寄存器加 1 指令 指令中指出寄存器 如： INC R1 ，指令为单字指令 无条件转移指令指令中提供转向地址如： BRANCHI OOO8H; 指令为单字指令2.2指令格式1）单字指令格式操件码游操作敷自皓操乍城OpcodeSRCDST15M1 312115| 3210单指令但操作数：INC BRANCHI单指令双操

5、作数：mov load store LOADI2）双字指令格式1操恨码瞭1集作皺昌旳揀«=擞SRCD3T15M1312 11543| 1 | o 1lfZ廉作魏1人U1312 11105432 】0双字三操作数：BRANCHEQI BRANCHGTI操作码指令功能00001LOAD将寄存器间址的存储单元容装载到寄存器00010STORE将寄存器的数据存入到寄存器间址的存储单元00011MOV将源寄存器容传送到目的寄存器00100LOADI将立即数装入到寄存器00101BRANCHI无条件转移到由立即数指定的地址00110BRANCHEQI如果源寄存器容等于目的寄存器的容，则转移到由

6、立即数指定的地址00111INC寄存器容加1指令01000ADD数据相加2.3寻址方式寻址方式含义立即数寻址指令格式中源操作数为立即数奇存器间址寻址方式寄存器中操作数的地址直接寻址主存中为操作数依据以上设计的指令系统，将主存中数据累加并存储到存单元中的程序如下：地址机器码指令功能说明0000H2001HLOADIR1, 0010H源操作数地址送R10001H0010H0002H2002HLOADIR2，0030H目的操作数地址送R20003H0030H0004H2006HLOADIR6，0016H结束地址送R60005H0016H0006H2007HLOADR7，0R7放入0初始化最小值000

7、7H0000H0008H080BHLOADR3，R1取数0009H401FHADDR7, R3相加000AH103AHSTORE R2,R7存数000BH300EHBRANCHEQI 0000H如果R6容等于R1的容，则转向000CH0000H0000H000DH3031HINCR1修改源地址000EH2800HBRANCHI 0008H无条件转移到由立即数指定的地址000FH0008H存储器初始化文件memdata.mif的容:/Id dr+0秋|4 1再T +4+546002001doio2002Q(J30200600162007OODO03OSOB401F1D3A3D0EOOOO3801

8、28000003100005001000150020002500300035000010ooooooooOOOOi03000000oooo0000oooo20ooooooooOOCO0300ooooooooOOOoooo28oooooooowo(MidooooooooooooOODO訓QOQQKOOmiQQOQCQQ(KQ0QQmo3SooooooooOOOOiooooOOOOoooo01X)0oooo40ooooDODOOOCOiOSODOCOOooooOMOoooo49ooooocooOOOOiooooooooooooOOOOooooSOOOOooooOOOOooooonoOOODOOOO

9、ooooS3ooooooooooooooooooooooooooooooo60ooooODDOOOOOoooo三、16位CPU的模型LAdcIiRcii<地址番冉毂AdditlJ.O)PtogCnt壊据息缰 DaU(l土QReiX)trselOnRgtrl尊茕逻辑単元uVlAA16C CPJ的模型Cc<Ltr>l 搓制器工禽鬻XPrxsel心 rlrlr 電!只牛1ktgi竄eg3RtH.AriEiv 菁存蕭阵列ShifterOutReg尺塔胡TnstrRegtmpgd57Com(> 比披器图1是采用单总线结构的16位CPU吉构图，包含了基本的功能模块，由寄 存器阵列构

10、成的8个16位寄存器Reg0-Reg7 ;工作寄存器OpReg算术逻辑 运算部件ALU移位器Shifter ;输出寄存器OutReg；比较器Comp指令寄存器 InstrReg ;程序计数器ProgCnt;地址寄存器 AddrReg。所有功能模块共用16 位的三态数据总线进行信息的传送。控制器模块由状态机实现，控制器依据指令、数据通路通过控制线向各功能 模块发出控制命令。由寄存器阵列构成的8个16位寄存器Reg0-Reg7的优点是节省资源、使 用方便。它们共用一个三态开关，由控制器选择与数据总线的连接。工作寄存器OpReg可为ALU比较器Comp提供一个操作数，而 ALU比较 器的另一操作数直

11、接来自数据总线。将ALU移位器Shifter、输出寄存器OutReg串接起来，由控制器统一控制 来共同完成一些复杂的操作，由输出寄存器OutReg存储结果，输出寄存器OutReg 向总线的输出端含有三态开关。比较器Comp由控制器直接控制，比较的结果进入控制器地址寄存器AddrReg提供要访问的主存单元的地址，本设计中将程序和数据 放在同一存储器中。程序计数器ProgCnt，不具备清零和+1的功能，存放CPU要执行的下一条 指令的地址。指令寄存器InstrReg存放CPU正在执行的指令。工作寄存器OpReg输出寄存器OutReg,指令寄存器InstrReg ，程序计数器 ProgCnt，地址寄

12、存器 AddrReg,均为最基本的寄存器。为了验证CPU勺功能，增加存储器，存储器中存入完成数据块传送所需的程 序和数据。系统中所有向数据总线输出数据的模块，其输出口必须使用三态控制器。模型机的实际电路如图2所示:mc-i rnaaiAKT 一!的:飞图2顶层实体模拟图3.1 各功能部件的 VHDL设计程序包：说明数据类型、运算器的功能、移位寄存器的操作、比较器的比较 类型和用于CPU控制的状态类型。运算器的设计功能:Sel输入操作说明0000C= A通过PASS0001C= A AND B与0010C= A OR B或0011C= NOT A非0100C= A XOR B异或0101C= A

13、 + B加法0110C= A - B减法0111C= A + 1加11000C= A - 1减11001C= 0清零说明：a15.O来自于总线，b15.O来自于工作寄存器 OpReg, c15.O输出送至移位器。sel3.O来自于控制器发出的控制信号 aluSel3.O,选择ALU的操作。运算器功能仿真波形图如图3所示:仿真结果说明:当sei为0000时,进行直传的操作通过 pass，贝Uc=a,为 1000。当sei为0001时,进行与的操作a=1000,b=1234.与之后c为1000。当sei为0010时,进行或的操作a=1000,b=1234,c为 1234。当sei为0011时,进行

14、非的操作a=1000,a 为 EFFR当sei为0100时,进行异或的操作。a xor b,c 为 0234。当sei为0101时,进行加法的操作。a=1000,c 为 2234。当sei为0110时,进行减法的操作。a=1000,c 为 FDCC当sei为0111时,进行加1的操作a=1000,c 为 1001。当sei为1000时,进行减1的操作a=1000,c 为 0FFF。当sei为1001时,进行清0操作，全部置0.当sei为1010时,为类型其他，全部输出0.比较器的设计功能:t_comp比较类型操作说明000Eq（等于）若 a=b,compout=1001Neq（不等于）若 a&

15、lt;>b,compout=1010Gt （大于）若 a>b,compout=1011gte （大于等于）若 a>=b,compout=1100It (小于)若 a<b,compout=1101Ite （小于等于）若 a<=b,compout=1其他compout=0比较器功能仿真波形图如图4所示:at70,0 ns+j aS b± EiH 1000B 0110/1000-1234(0000 X 0001.(oom x ooh x oioo x dioi )(0110 :1TO.0 us60. 0 ns40l 0 ns20. 0 ns图4 比较器功能仿真

16、波形图1000 不等于 1234,compout=01000 不等于 1234,compout=11000<1234,compout=0仿真结果说明:sel为000时，进行比较是否相等的操作， sei为001时，进行比较是否不等于的操作, sel为010时，进行比较是否大于的操作，sei为011时，进行比较是否大于等于的操作，1000<1234,compout=0 sei为100时，进行比较是否小于的操作，1000<1234,compout=1 sei为101时，进行比较是否小于等于的操作，1000<1234,compout=1sei为其他时，compout输出0.移位

17、器的设计功能:t_shift移位类型000直通001无符号数左移010无符号数右移011循环左移100循环右移其他输出0移位器的功能仿真波形图如图5所示:NansVtlue at60. D 備ps20- 0 ns40. 0 ns.60. 0 tlz60.0 itsAHQ 7H 1234B 0101K OOOQ(1234-rr(om x mi y oaio 、'仁 wii X oico ;(0101 ；(1 羽4J 24&Q091AX典&6X 091AX 000(3；图5移位器的功能仿真波形图仿真结果说明：当sei为000时，进行直传的操作，a和y相同当sei为001时，

18、进行无符号数左移的操作，1234变为2468当sei为010时，进行无符号数右移的操作，1234变为091A 当sei为011时，进行循环左移的操作，1234变为2468当sei为100时，进行循环右移的操作，1234变为091A当sei为其他时，输出0基本寄存器功能:ACLKQn+10011X0Qn功能说明：在CPU中基本寄存器的角色是工作寄存器 OpReg,输出寄存器OutReg, 指令寄存器InstrReg,程序计数器 ProgCnt，地址寄存器 AddrReg。基本寄存器功能仿真波形图如图6所示:Valn» at30 0皿10 (?20-9 ns30. 0 ms(1000 )

19、(1234；(0000 )logoX 1224；图6基本寄存器功能仿真波形图仿真结果说明：0ns到5ns，还没有遇到cik的上升沿，所以q端的输出是00005ns到20ns时，cik的上升沿到来，q端输出100020ns到25ns时，a发生变化，但cik上升沿没有到来，q端输出100025ns到30ns时，cik的上升沿到来，q端输出1234寄存器组功能:Sel2.ORegOOOROOO1R1111R7功能说明：elk的上升沿，将data15.O 写入sel2.O 指定的寄存器中，并在q15.O 输出此寄存器新写入的容。否则，q15.O输出sel2.O指定的寄存器原来的 容。如此设计的目的，便

20、于观察写入指定寄存器中的容。寄存器组功能仿真波形图如图7所示:QO nsT1 1:mnix mm工 Daosx m 叫X comnrm )nnnf:non工 oqiX oioX onE ioo):_型_)(in_i丨丨i i丨丨丨 FJ00- 0 iLi图7寄存器组功能仿真波形图30.1 tvs40.Q nsSO.rj nsTO q T5 00 0 ELSh oweO - 1Ons,sel=OOO选选中RO,当elk上升沿时, 1O-2Ons,sel=001 选中 R1，当 elk 上升沿时, 2O-3Ons,sel=O1O选选中R2,当elk上升沿时, 3O-4Ons,sel=O11 选中

21、R3,当 elk 上升沿时, 4O-5Ons,sel=1OO选选中R4,当elk上升沿时, 5O-6Ons,sel=1O1 选中 R5,当 elk 上升沿时, 6O-7Ons,sel=11O选中 R6,当 elk 上升沿时, 7O-8Ons,sel=111 选中 R7,当 elk 上升沿时,将data的数据OOO1写入RO, q=OOO1 将data的数据OOO2写入R1, q=OOO2 将data的数据OOO3写入R2, q=OOO3 将data的数据OOO4写入R3, q=OOO4 将data的数据OOO5写入R4, q=OOO5 将data的数据OOO6写入R5, q=OOO6 将dat

22、a的数据OOO7写入R6, q=OOO7 将data的数据OOO8写入R7, q=OOO8时序电路功能说明：产生电位信号step和脉冲信号t4,每个step的上升沿状态机的状态发生改 变，t4与寄存器的写信号相与作为寄存器的同步打入控制信号。仿真结果说明：0-10ns, elr 高电平， 10-15ns, elr 低电平， 15-20ns, elr 低电平, 0=0,step=x(1)=0； 20-25ns, elr 低电平， 25-30ns, elr 低电平, 0=0,step=x(1)=0； 30-35ns, elr 低电平， 35-40ns, elr 低电平, 0=0,step=x(1)

23、=1； 40-45ns, elr 低电平， 45-50ns, elr 低电平, 1=1,step=x(1)=1； 50-55ns, elr 低电平，t4=0, step初始值为0；elk为低电平，elk上升沿，t4, step保持不变；x=000+仁001, t4 =x(1)andx(0)=0andelk为低电平,elk上升沿,elk为低电平,elk上升沿,elk为低电平,elk上升沿,elk为低电平,t4, step保持不变；x=001+ 仁010, t4 =t4, step保持不变；x=010+仁 011, t4 =t4, step保持不变；x=011+ 仁 100, t4 =t4，ste

24、p保持不变;x(1)x(1)x(1)andandandx(0)=0x(0)=1x(0)=1andandand时序电路的功能仿真波形图如图8所示:a1 ps2C. a 远140.0 ns&0.C110.0 uB 01idkB 1_11111-1st epE 01£ 01图8时序电路的功能仿真波形图存储器的设计LPM_RAM 定制首先，定制初始化数据文件，建立 Memory Initialization File(.mif)文件，选 择File New 命令，并在 New 窗口选择 Other file选项，再选择 Memory Initialization File选项。出现对

25、话框，选择存储字的个数及字长，按下0K，出现如下界面，在最左列或最上行击鼠标右键，选择地址和存操作数所使用的基值， 选择Hexadecimal,存储器里存放数据块传送的指令和数据，CPU通过执行此程 序进行功能验证。完成后，保存文件(memdata.mif)。AddrIC+14-2+3铸I+e刃102001loo-io2002"003023D600162007QOOOB03094 (HF103A300EOOOO36012SO00003100005001 0150020002500300035oooo18oraooon000ccooOOOOooooaoooGOOD20oooooooa0

26、000oooooaoooooo000oooo28oooooooooooo0000ooooOODooo30ooaoooooooooooooooooooooooooooo38ODOOoooournGOODooooaoooQUOD40GOODoooomoooooooooooocaoooGOOD48COOOoooaoooooooooaooooocaooo000050OOOOoooooooooooa00D0ooooaooooooo53oooooooa000030C0QUOOooooOOQ000DSOOOOOoooocwu之后，定制LPM_RAM。设计步骤如下：选择 Tools MegaWizard Pl

27、ug-In Manager命令，打开 MegaWizard Plug-In Manager 对话框，选中 Create a new custom megafunction variation,单击 Next，出现下面 对话框，选择LPM_RAM_DQ，选择所用器件的类型以及所创建的输出文件的类 型及名字。选择NEXT，进入如下界面。选择数据线位数、主存容量大小(地址线位数)jt d riieudfunulion fium ihts list bduwV/hich device 佶叭 will you be using?Z甲'a由£AHeia SOPC Byilderanihm

28、eticARM Based EKcaiburgatesI丿口memory compiler Parallel Flash LoaderSi-idTop IIAnalyserstorage色 Al T1PRAM_J ALT CAMJ AL TO PRAM3 合 LT SHIFTAPS2 ALT5YIMCRAM2 LPM_FF/ L尸M.FIFO*2 I PM_l>TnH3 LPM_RAM_DPJ LPM_RAM_DP+J LPM_RAM_DQJ LFMRAM_IO3 LPM.RHMzj LrM_CHIFTnIZGWhich type of output film do 51 Ou want

29、 to cieate? r AHDLf* VHDLC Vanlog HDLWhat rame do vou want for the w皿 file7C:cpu_zjra Return to this page for anotherop$nation<Hotc; T 0 compic o project -UGCCsfully in Hie Quarlus II software, ygyr desiign file? muQ be in the pnoicct dircctgiy. in the gigball user libraris specified in the Optio

30、ns dbalog box; (Tools menut or 已 user library specihed in the U&er Libianes page of the Settings dialog box (Assionmertts menu!current uer library directories are:CancelAnih选择NEXT，进入下一步界面，取消q输出端的锁存选择NEXT，进入下一步，选择存的初始化文件。依据选项自动生成的代码，注意将.mif文件的路径改为相对路径，存储单元 的个数为100个。ram的功能仿真波形图如图9所示:0 &:10 0 i

31、t:C O EL：30.0 3® Q a40. c 址TC 0 uS3.D naan D u<0izcactscomniQm£ maDCU3Y»J3DWk-L1L1n_11L _rn rndbuttnr?DC空0"DC二：工moc:prvnT13DDLXOTIC-JL-y5EH3e JI55*0XX inin ；图9 ram仿真波形图功能仿真说明：0-10ns, wren是读信号，address地址寄存器选择的是地址 0000单元，当遇到elk 时，将ram里面的容读出来是200110-20ns, wren是读信号，address地址寄存器选择的是

32、地址 0001单元，当遇到 clk时，将ram里面的容读出来是 003040-50ns, wren是写信号，address地址寄存器选择的是地址 0031单元，当遇到 clk时，将ram里面的容写进去是5550控制器功能说明：采用状态机实现，其中 control的输入有step, reset, compout, instrReg这 些输入的组合可用于识别指令，并输出相关控制信号。具体信号的相关功能见 control.vhdl部件说明。在译码阶段，具体来说，在一定的节拍下，contorl首先将接收的指令的前5位和后6位分开，用于分离操作数和操作码，然后将操作数 的前3位和后3位分开，用于区分源操

33、作数和目的操作数，然后根据具体的指令 输出相关控制信号。依据指令的格式、数据通路给出指令系统中所有指令的指令流程:3.2 16位模型机的设计与实现创建顶层实体图工程所在的文件夹中包含文件如下所示。依次在功能部件所对应的VHD文件上击右键，选择Create Symbol Files for Current File,创建所有功能部件的图符。Project “丹址勺戸也厂a二-|至曰 Til«sOp&nRemove File from ProjectSet Top-Level EntityCreate Symbed Files for Current FileCreate AHD

34、LInclude Files for Current FileD#vi r «i fn F 门啊“ 召t. c i b. vhd'： ilu vhdi-息 co*p. vhd”帝6 alli£t vllri卜肯盟r&c v.dr R ay vhdi 嵩 shiiEM. vhd；暑$ ram. vhdreg. w£m eimd&t a. mi fir am, vwcomp vwf ch i £t. vwfr e 1 ay. vttshixij. vwf目3©©£11自100'"hi.

35、cuxLtrul. vhd功能说明： 整个CPU系统以控制器为中心，负责指令的译码及 发出各种相关控制信号。节拍发生器控制着整个系统的时 钟信号，系统的相关部件在统一的节拍控制下发挥自己的 作用。IR为指令寄存器，负责存储即将执行的下一条指令, addr为地址寄存器，存放被访问存储单元的地址。PC为程序计数器，存放现行指令的地址，具有计数功能。ALU负责处理相关数据运算操作。寄存器组负责存放相关操作数和中间临时 变量。多路数据选择器在相关控制信号的作用下将相关数据输入ALU处理。总线分数据总线和地址总线，负责ram和相关寄存器之间的数据交换。RAM为存储器，存放相关数据和程序。连接所有的功能部

36、件形成模型机阿匸m舜二 rx-*n.H<U1 利(i lJC MWzl"： . 二佑I MMHMfWWtnMWlMMiu 肖I m:+斗綽.口呗IR "hi 匸«iii仿真结果说明指令LOADI R1, 0020H;执行过程中寄存器的变化情况:Nam eRESETCLKSTEPT4田 addout E AD DR± AUJ田 DATAEE IHSTR PC± RAH REGH庄REGEELREGKDREFWERWVMA3 PE40 01nseo.o1TlS120. 0 ns |iL60.0 ns1rnr1 【1niijuinjiLWLnj

37、irmruumWL1rmnnjWLTLinrdmurm-nnnn>n nj门一1H|focooXJ001.oooon(£001:uuw ;【aoci】:ooia KI ZZZZ J:snri£ EDOIf ZZ1Z 】:QOOO X OOOl ；f ooia oooi (dooozx?ooi1060001(cw ；£0X:OOloaoaDfooiox1ODOJj:mi : r1111niiH1111 11111 11H111IIi1nii1 11 11111niinl ! lCQ>BB'QnlcoBBionZexecuteoa.d.i2 Laa

38、di.3incpcCOBBOI13state微操作addraludata2in strpcramregselregnoutgetResetlALU清0,输岀经移位器传至OutReg00000000ZZZZ00000000000000000000000Comm on1OutRe旷 ProgCnt00000000000000000000200100000000000Comm on2ProgCnt AddrReg0000000000000000200100000000000Comm on3M(AddrReg) IR2001200120012001executeOp?uuuu7777200120012

39、001Loadi2ProgC nt+1 OutReg000100002001000020010001Loadi3OutReg ProgC ntAddrReg00010001000120010001200100000000001Loadi4M(AddrReg) Ri00010010001020010001001000100100001in cpcProgC nt+1 OutReg00010002000120010001001000000000002仿真结果说明:指令LOADR3, R1取数 执行过程中寄存器的变化情况仿真结果说明:ADD R7 , R3相加 执行过程中寄存器的变化情况Hair &

40、amp;no.,0 HES10 0 nsREEETCLFSTEFT4l+j3 aniRS ALUt± IMCIR田fC1+1 RANS RE麵± KEGSEL1I111111IIIIII11II9Rrnnnnn n.urLmnrLnnn.rLr nnnnnnr n rn rn. rn_ i. i| m n n n r r n ninninnnjinnnnnnnnni_i rn. -1. _tl _n n n nX oobo>0010鼻DDOQOOQ5-X'OC09 'X' 4O：F-"UUUU0006QOOAooge; X oooe

41、X. oooX «oef X £益£ X 皿丙 X cnoo <COJE Jcoog X670.CBSd 0 nz1 厂 -93d 0 tish厂890.p ns000Dc40iroaoaXUjy0005DG4C1F1 1 15X0000oobo110117oooJ OH Xin仿真结果说明：指令STORE R2,R7 ;存数 执行过程中寄存器的变化情况LLKSTZPT4+祖相加0 AUT DAIA2Lt 1NSTK叵±1_|+EESZ7FZjSJEE?VRl一呻丸1 JH u=1 12 mmmnimuumnnjnfmrwmWJmnmjrLmm&q

42、uot;jmruiLrur-L_r-L_L_r-u _n_n_rn_n_n_n_n_n_n_njjociyTOOTX0350DCotroDCcomiu>a X. innwooift cOUlfi鐵 OOOC 0CO9 XOCOA'£Nzz003COTD5 ( OOQA Y0001)11. ItLDELU0009ocox4U1FKTOOM <OCEJJOOYQCOSyODW片 0030 X OohVxCOTO111cQCOw K.hi K y3QQ仿真结果说明：BRANCHEQI 0000H 如果R1等于R6,则转向地址0000H 执行过程中寄存器的变化情况：RES

43、ETCLKSTEPT4s addout MIHRQ H-U庄| DATA2+ INSTR PCE RAN MGMQ REGS EL 11 1 mnrrinnnnnnnnnnnnnnnnnnnnnnnnmnnnnnnnnnnnr-i_rjL_r-LLrn_r-L_r n n ninninririMo*X10D30XnnoBfix 0030 x0015 XOWBX30QE X W1IT :t. 0011 X0016 X0怒 oostrc0015 y oooi X'' ootx ' X300E- X 11ZT oori X0016 XOOOB1103I3OQooo*AOOOB

44、103X0005 X0015X300Ei?/' 00!0 X'0015 'C0000f Mill X'OO'LB观mo Xill X000S|:0D1 XRESETCLKSTEPT4id dentAMRALTDA7A2I1ETEFCRAMREBREGSELinnnnnjiJWLrLnimnnmrLnnnnjimrLrLnMnnjTrLrLrLi一1 11 1 1 1 1 11 !1 11 11 11XL_TL_TL TL n_TL nJL_TL_nDC0030OOOB-0030 X. 口犯耳 XC0OOE X.VUW x.凹16K一:0030 、0DB4

45、 XOOOA XOOOBX 300E X nn Xcm& X oa103A.3C0Eooo*3COOOB103A X009F 'L0M40030 乂0DD40000f 1001 & x、:010 y111X000001 X四、总结经过本次试验，我明白到了做计算机组成原理的实验首先一定要注意线路的连接，有些要对应的要一一对应，我一开始因为没注意弄得数据不正确，还有要注意操作方法等等。总之，通过这次对指令系统的设计，让我对整个计算机基本原理和系统结构都有了很深的体会和认识，也强迫自己在以前不足的地方去学习了一些新的知识，最重要的是，真正让自己认识到了自己现在所学过的知识还太

46、少太少，根本不足以完成一个哪怕是最简单的计算机项目，自己以前只满足于将课本知识学会的想法也有很大的问题，需要好好反省，在接下来的时间里，自己一定要好好把握，既要加强基础知识的学习，也要锻炼自己的实验能力， 努力让自己的专业素质有很大的提高。五、参考文献:白中英计算机组成原理 （第五版）：科学，2005六、代码addLIBRARY IEEE;USE IEEE.std_logic_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE work.cpu_lib.all;entity add isport(a:in bit16;clk:in std_logic;q:

47、out bit16); end add;architecture rt1 of add isbeginprocessbeginwait until clk'event and clk='1' q<=a+"1010"end process;end rt1;addoutLIBRARY IEEE;USE IEEE.std_logic_1164.ALL;USE work.cpu_lib.all;entity addout isport(a:in t_reg;b:in bit16;reset:in std_logic; q:out bit16);end addout;architecture rt1 of addout is signal temp:bit16;beginprocess(a,b)beginif reset='1' then temp<="00000"end if;if a="111" and b>temp then q<=b;temp<=b; end if;end process; end rt1;aluLIBRARY IEEE;USE IE