Chapter 4 处理器

1、电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 计算机组成与设计计算机组成与设计硬件硬件/ /软件接口软件接口Computer Organization and DesignThe Hardware/Software InterfaceDavid A. Patterson John L. Hennessy张建张建 E-mail:Z电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院本课程的主要内容：本课程的主要内容：n 计计算机系算机系统统的的概述概述n 技技术术的的发发展展趋势趋势n 性能性能n

2、指令集指令集n 逻辑逻辑和算和算术术运算运算 处处理器的理器的实现实现n 存存储储器器n 输输入入/输输出出电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院处理器的实现处理器的实现n 计计算机系算机系统统的的概述概述n 技技术术的的发发展展趋势趋势n 性能性能n 指令集指令集n 逻辑逻辑和算和算术术运算运算 处处理器的理器的实现实现n 存存储储器器n 输输入入/输输出出电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 本章的目标：本

3、章的目标： Oh, easy!Single cycle CPU design 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院复习：计算机复习：计算机5 5大组成部件大组成部件ProcessorControlDatapathOutputInputMemory100101001011000000101001010100011111011101100110100101001011000010010100101100001001010010110000电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4

4、.1.1 一个基本MIPS的实现n 要实现的MIPS的指令集 存储器访问指令取字：存字： 算术逻辑指令： 分支指令：电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.1.2 实现方式概述实现方式概述n 一条指令的执行步骤：一条指令的执行步骤： 取指令取指令根据PC寄存器的值取出要执行的指令，然后PC 内容加4。 取操作数取操作数根据指令中操作数字段，选择读取1或2寄存器、或立即数送ALU(运算器)。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.1.2 实现方式概述实现方式概述 分析指令分析指令将指令中的操作码送控制器，分析指令的功能，产生相应的控制信

5、号。 执行指令执行指令ALU根据控制器产生的控制信号完成指令规定的操作。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.1.2 实现方式概述实现方式概述n 分析分析MIPS指令非常规整，分指令非常规整，分3类：类：1. 存储访问存储访问sw、lw2. 算术逻辑算术逻辑add、sub等：操作均为寄存器addi、subi等：有一个操作数为立即数3. 分支分支beq、j等电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.1.2 实现方式概述实现方式概述寄存器寄存器堆堆ALU数据数据存储器存储器指令指令存储器存储器MUXMUX加法器加法器加法器加法器MUXPC

6、4n 一个MIPS子集的基本实现电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.1.2 实现方式概述实现方式概述n 硬件的设计硬件的设计 从存储器中取出指令 执行指令规定的操作n 设计时需要考虑的因素设计时需要考虑的因素 代价 速度 功耗电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 设计步骤：设计步骤：1. 分析指令集；2. 数据路径的需求；3. 选择数据部件；4. 时钟建立方法；5. 按要求形成数据路径；6. 为每条指令确定控制信号；7. 形成产生控制信号的控制逻辑；电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MIPSMIPS指

7、令格式指令格式oprsrtrdshamtfunc6位5位5位5位5位6位31 2625 2120 1615 1110 650oprsrtimmediate6位5位5位16位31 2625 2120 1615 0opaddress6位26位31 26250R R型型I I型型J J型型电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MIPSMIPS指令指令集集需求需求n 存储器存储器 取出指令 读写操作数n 寄存器寄存器(32位位) 读数据(根据指令中的rs或rd) 写数据(根据指令中的rd或rt)n PC电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MIP

8、SMIPS指令指令集集需求需求n 符号扩展部件符号扩展部件n ALUn 加加4运算器运算器电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径部件数据路径部件n 组合逻辑部件组合逻辑部件 加法器 ALU 多路选择器 符号扩展器n 存储部件存储部件 寄存器 寄存器堆 存储器电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.2 逻辑设计惯例逻辑设计惯例n 时钟方法（Clocking Methodology） 什么时候可以从存储单元中读数据 什么时候可以将数据写入存储单元n 典型时钟方法 电平触发（高电平触发、低电平触发）高电平触发高电平触发低电平触发低电平

9、触发电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.2 逻辑设计惯例逻辑设计惯例 边沿触发（上升沿、下降沿）电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 组合控制4.2 逻辑设计惯例n 操作时序Clock（寄存器）输出MUX（寄存器）输入第1个时钟上升沿输出变化 组合逻辑处理第2个时钟上升沿存储 电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 4.2 逻辑设计惯例ClockMUXn 时序的安排对硬件逻辑设计非常重要 传播延时 建立延时ADD电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的组合部件n 323

10、2位加法器位加法器AdderCarry InADDA32B3232SUMCarry Out该信号该信号32位位电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的组合部件n 3232位运算器位运算器ALUOperationALUA32B3232SUMZeronn与ALU能执行运算类型有关，若ALU能完成m种运算，则：电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的组合部件n 3232位位2 2选选1 1选择器选择器MUXMUXA32B3232CSelect32位4选1选择器？思考题：电子科技大学计算机科学与工程学院电子科技大学计算机科学与

11、工程学院 数据通路中的组合部件n 16-3216-32符号扩展器符号扩展器EXTNDEXTND1632Sign extender16-32符号扩展方法： 设符号位为S，S0，1 在原数前加16个S，构成32位数例如：011001010000110011100101000011000110010100001100111001010000110011111111111111110000000000000000电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的存储部件32位寄存器RegisterEnableData InData Out3232Clockn Enable:

12、 :使能信号使能信号 0:0:时钟边沿到来时输出不变时钟边沿到来时输出不变 1:1:时钟边沿到来时输出变为时钟边沿到来时输出变为输入输入注意：注意：若每个时钟边沿都写则不需若每个时钟边沿都写则不需要要EnableEnable信号。信号。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的存储部件寄存器堆(Register file)RaA3232ClockRbRwDataB3232 32-bitRegisters555n 2个输出(组合逻辑) A输出由Ra给出地址 B输出由Rb给出地址n 1个写端口(时序逻辑)写使能Wn=1时，当时钟边沿到来时，将Data端口送来的数

13、据写入Rw指定的寄存器。Wn电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据通路中的存储部件理想寄存器堆(Memory)Memory32ClockData In32AddressWrite enableData Outn 读操作(组合逻辑)n 写操作(时序逻辑)Write enable=1时，当Clock边沿到来时，将Data In端口送来的数据写入Address指定的寄存器。Read enableRead enable=1时，当Clock边沿到来时，将Address指定寄存器的内容从Data Out端口输出。电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学

14、院 4.3 建立数据通路n 一条指令执行的过程 从存储器中取指令 分析指令 执行指令 写结果，形成下一条指令的地址电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 取指令（Instruction Fetch）R型指令型指令Instruction - MEMPCInstructionmemoryPCADDRDATAInstructionADD4PC - PC + 4Clock电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径R型指令OprsrtrdshamtfuncRaClockRbRwData32 32-bitRegistersALUZero译码译码Op

15、erationWn电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径Load指令Oprsrtoffset/immediateRaClockRbRwData32 32-bitRegistersALUZeroMemoryADDRWDRDWeRe译码译码电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径Store指令Oprsrtoffset/immediateRaClockRbRwData32 32-bitRegistersALUZeroMemoryADDRWDRDWeRe译码译码电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路

16、径数据路径分支指令分支指令n 分支指令：beq、bne功能：功能：ADDPC+4PC42ADDoffset电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径数据路径分支指令分支指令Oprsrtoffset/immediateRaClockRbRwData32 32-bitRegistersALUZero2ADDPC+4ADDPC+4PC4电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 数据路径合并目标：把各种功能的数据路径合并 取指令 R型指令 Load/Store指令 分支指令n 基本方法：使用多路选择器。MUXA32B3232CSelect电子科技

17、大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并n 选择ALU的输入 寄存器堆的B输出(R型指令) 符号扩展输出(Load/Store型指令)ALURegistersA输出输出B输出输出电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并n 选择寄存器堆的Data的输入 ALU的输出(R型指令) 存储器的输出(Load/Store型指令)ALURegistersDataMemory电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并n 选择寄存

18、器堆Rw的输入 指令的rd字段(R型指令) 指令的rt字段(Load指令)RegistersRwoprsrtrdshamtfuncoprsrtimmediate电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（1）Oprsrtrdshamtfunc译码译码OperationR R型型Oprsrtoffset/immediate译码译码OperationLoad/StoreLoad/Store指令指令0 0 0 0 0 00 0 0 0 0 01 0 0 0 1 11 0 0 0 1 11 0 1 0 1 11 0 1 0

19、 1 1电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（1）- 合并处理合并处理Oprsrtrdshamtfunc译码译码OperationIf Op=000000 then Operation = 分析分析funcElse if Op = 100011 then Operation = LoadElse Operation = StoreEnd if Oprsrtoffset/immediate电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（

20、2）OprsrtrdshamtfuncR R型型Oprsrtoffset/immediateLoadLoad/ /StoreStore指令指令RaRbRw32 32-bit RegistersRaRbRw32 32-bit Registers电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（2）- 合并处理合并处理 Oprsrtoffset/immediateOprsrtrdshamtfuncR型指令Load/Store指令RaRbRw32 32-bit RegistersMUXregrt电子科技大学计算机科学与工程学院

21、电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（3）R R型型Load/StoreLoad/Store指令指令32 32-bitRegistersALUOprsrtoffset/immediate32 32-bitRegistersALUMemory电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（3）- 合并处理合并处理32 32-bitRegistersALUMUXaluimmMemory电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MemoryR型指令

22、与型指令与Load/Store指令差异（指令差异（4）R R型型Load/StoreLoad/Store指令指令32 32-bitRegistersALU32 32-bitRegistersALU电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与型指令与Load/Store指令差异（指令差异（4）- 合并处理合并处理ALUMemoryMUXm2reg电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并MemoryOprsrtoffset/immediateRaClockRbRwData32 32-bitRegiste

23、rsALUZeroADDRWDRDWeReOprsrtrdshamtfuncMUXMUXaluimmm2regOperationR型指令Load/Store指令MUXregrt电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MemoryOprsrtRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2regOperationMUXregrtR型指令与Load/Store指令合并(执行R型指令)Aluimm = 0m2reg = 1regrt = 1offset/immedia

24、te00电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并(执行Load(lw)型指令)MemoryOprsrtRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2regOperationMUXregrtAluimm = 1m2reg = 0regrt = 0offset/immediate01电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令与Load/Store指令合并(执行Store(sw)型指令)Memor

25、yOprsrtRaClockRbRwData32 32-bitRegistersALUZeroADDRWDRDWeRerd000000funcMUXMUXaluimmm2regOperationMUXregrtAluimm = 1m2reg = 0regrt = 0offset/immediate10电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 MemoryInstructionMemory单周期执行 - 数据路径Ra Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign Exte

26、nderWNZeroaluimmPCSrcm2reg55516regrtWe Re电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 执行指令：MemoryInstructionMemoryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 执行指令：MemoryInstructionMemoryRa Rb RwMUXDataALUMU

27、XWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 执行指令：MemoryInstructionMemoryRa Rb RwMUXDataALUMUXWDeADDRRDMUX2ADDMUXWDADDADDRPC4InstructionOperationSign ExtenderWNZeroaluimmPCSrcm2reg55516regrt电子科技大学计算机科学与工程学院电子科技大学计算机

28、科学与工程学院 完整的单周期完整的单周期CPU数据路径数据路径Control signalsshown in blue5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction I32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrcMUXRegDst5rdI15:11rtI20:16rsI25:21immediate/offsetI15:0010110

29、10电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器的设计控制器的设计n 功能给定一个指令字产生执行该指令所需的控制信号n 实现方式：组合逻辑电路输入信号指令字段的op和func。ALU的zero状态电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器的设计控制器的设计n 确定每条指令的控制信号 0 1 X(与该指令无关)n 构建控制信号的真值表电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 n 需要产生的控制信号 Regwrite：寄存器堆写信号 RegDst：目的寄存器选择信号 MemToreg：存储器内容输出到寄存器堆 Mem

30、Read：存储器读信号 MemWrite：存储器写信号 ALUSrc：ALU源操作数选择控制器的设计控制器的设计电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 n 需要产生的控制信号 Operation：ALU操作码 PCSrc：PC源的选择控制器的设计控制器的设计电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器单元结构控制器单元结构电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 n 控制器：一个宠大的逻辑电路n 好的方法：分成多个较小的逻辑电路 较小规模的逻辑电路速度更快 较小规模的逻辑电路更容易协同工作n 显然 funct字段只与

31、ALU的operation有关 好的方法：建立一个单独的ALU控制电路控制器的设计控制器的设计电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 修改后的控制器单元结构修改后的控制器单元结构OperationPCSrcALUSrcMemWriteMemReadMemtoRegRegDstRegWrite3Control UnitDatapathInstruction I32OperationPCSrcALUSrcMemWriteMemReadMemtoRegRegDstRegWriteZeroZerofunctopI31:26I5:0666aluopaluop2电子科技大学计算机

32、科学与工程学院电子科技大学计算机科学与工程学院 控制器修改控制器修改后的数据路径后的数据路径5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU4EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction I32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrcMUXRegDst501011010ALUControlControlUnit66op I31:op I31:26funct I5:0ALUOp2电

33、子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 ALU的功能的功能ALU control inputFunction0000AND0001OR0010add0110subtract0111set on less than1000NORn ALU的控制电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 ALU Control的使用的使用n ALU的使用依赖于： 指令类型(op字段) Funct字段(R型指令)n 显然 funct字段只与ALU的operation有关 好的方法：建立一个单独的ALU控制电路电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学

34、院 ALU的功能编码的功能编码指令指令功能功能lw加加sw加加beq减减add加加sub减减andorslt与与或或设置低位设置低位ALU Ctl.00100010011000100110000000010111functXXXXXXXXXXXXXXXXXX100000100010100100100101101010指令类型指令类型数据传输数据传输数据传输数据传输分支分支r-typer-typer-typer-typer-typeALUOp0000011010101010电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 ALU控制真值表控制真值表n 忽略不关心的值以使电路最短

35、忽略F5、F4(它们永远为“10”) 假定ALUop永远不等于“11”Operation0010011000100110000000010111ALUOp10X11111ALUOp001XXXXXF5XXF4XF3X00001F2X00110F1X01001F0X00010XXXXXXXXXXXXXXX电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 ALU控制器的实现控制器的实现电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器实现控制器实现Op5Op4Op3Op2Op1Op0RegDstALUSrcMemtoRegRegWriteMemReadMemW

36、riteBranchALUOp1ALUOp0000000100011101011000100OPRTlwswbeqInputOutput100100010011110000X1X001000X0X000101n 控制器功能真表控制器功能真表电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 控制器实现控制器实现电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 单周期单周期CPU的性能的性能n 假设各部件延时如下：假设各部件延时如下： 存储读存储读/写：写：200ps ALU、加法器：、加法器：100ps 寄存器堆读寄存器堆读/写：写：50ps 控制器控制器 -忽略

37、不计：忽略不计：0ps 选择器选择器-忽略不计：忽略不计：0psn 各种指令的执行所需的指令周期是多少？各种指令的执行所需的指令周期是多少？电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 R型指令型指令5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps100ps (

38、not on critical path)100ps50ps50psLongest Path: 200ps+ 50ps+ 100ps+ 50ps400ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 Lw指令指令5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDADDMUXMUXPCSrc200ps1

39、00ps (not on critical path)100ps50ps50psLongest Path: 200ps+ 50ps+ 100ps+ 200ps+ 50ps600ps200ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 Sw指令指令5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryADDRPC4ADDAD

40、DMUXMUXPCSrc200ps100ps (not on critical path)100ps50psLongest Path: 200ps+ 50ps+ 100ps+ 200ps550ps200ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 分支指令分支指令5516RD1RD2RN1RN2WNWDRegWriteRegister FileOperationALU3EXTND1632ZeroRDWDMemReadDataMemoryADDRMemWrite5Instruction32MUXALUSrcMemtoRegADD2RDInstructionMemoryAD

41、DRPC4ADDADDMUXMUXPCSrc200ps100ps (not on critical path)100ps50psLongest Path: 200ps+ 50ps+ 100ps350ps电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 单周期单周期CPU的性能的性能n 各类指令的数据路径长度 R型指令 200 + 50 + 100+0+50 400ps Load word 200 + 50 + 100 + 200 + 50 600ps Store word 200 + 50 + 100 + 200 550ps 分支 200 + 50 + 100 350ps 转移

42、 200 200psn 性能受最慢指令的限制电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 其它可实现的方式其它可实现的方式n 多周期处理器 缩短指令周期 一条指令多个周期 不同类型指令所需的周期数不同 硬件代价小n 流水线处理 指令重叠执行 尽可缩短时钟周期数和CPI 硬件代价大，但性能更好电子科技大学计算机科学与工程学院电子科技大学计算机科学与工程学院 多周期处理器的实现多周期处理器的实现n 将指令的执行分为多个周期n 1个时钟周期完成1项主要任务1. 取指2. 指令译码和寄存器取数3. 执行，存储器地址计算，或分支地址计算4. 存储器存取/R型指令完成5. 存储器读完成n 共享硬件以简化数据路径电子科技大学计算机科学与