数字电子技术基本教程_阎石_3逻辑门1

1、 门电路中以高门电路中以高/低电平表示逻辑状态的低电平表示逻辑状态的1/0S (Source)：源极G (Gate)：栅极D (Drain)：漏极B (Substrate):衬底开启电压()()0IILGSOOHDDIIHGSOOLIVVVthTVVVVVVthTVVMOSDSV 当截止当导通管间相当于一个受控制的开关。对于增强型PMOS管则与NMOS管相反，其开启电压为负。即只有UGS为负，且其绝对值大于开启电压的绝对值，此时PMOS管导通。大量正离子导电沟道P)th(GSN)th(GSVV 特点：无论vi是高电平还是低电平，T1、T2总有一个处于导通，一个处于截止。同时流过T1、T2的电流

2、ID始终很小，可视为0。()12()21()()0IGS TH NOOHDDIDDGS TH POOLGS TH NIDDGS TH PABVVTTVVVCDVVVTTVVBCVVVV段：导通，截止段：导通， 截止段：1212,1122IDDODDT TT TVVVV同时导通若参数完全对称，时，接地接地为正，另一端经为正，另一端经设设LIRV之间为低电阻之间为低电阻至少一个导通至少一个导通和和在在导通导通导通导通时时当当相当于断开相当于断开均截止均截止、则则则只要则只要当当设设OIDDIDDIP)th(GSN)th(GSDDIDDIDDIILDDIHONLVVTT,VVT,VVVT,VVVVV

3、C,C)(TT,VVC,C)(V,VV,RR 21212100001201010在反相器、传输门、与非门及或非门这四种基本的电路基础上可以组成其他逻辑门电路。 VDD AB T5 T6 T7 Y T3 T4 T1 T23、异或门、异或门T3、T4构成传输门，在A0时打开，A1时关闭。A0时，YBA1时，与T6、T7有关TSL(There State Logic)(ZYENAYEN高阻高阻时，时，时，时， 10具有高电平状态、低电平状态以及高阻态EN端称为使能端，其上的反号（或图里的小圈）表示低电平有效。若高电平有效，则无反号（小圈）。ENAY倒三角形“”表示逻辑门是三态输出 G1 总线 A B

4、 E 1 EN Y 1 EN 1 A E 1 EN B 1 EN 1 1 EN E1 A1 1 EN E2 A2 1 EN En An (a) 多路开关 (b) 双向传输 (c) 单向总线 G1 G2 G1 G2 G2 Gn 作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B 。构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。三态门的应用：三态门的应用：菱形表示OD结构，横线表示

5、输出为低电平时输出端管是导通过的。A&CBFBAF使用时要外接上拉电阻RL及VDD2， VDD2可与CMOS供电电源不相等。 普通的CMOS门输出端不能并联,有可能导致NMOS和PMOS器件同时导通，形成大电流。 CMOS门电路输出端也不允许和地、电源短接。 1）可将输出并联，实现线与，简化电路，节省器件。OD门的应用门的应用12YY YAB CD2 2）实现电平转换。如图所示，可使输出高电平变为10V。3 3）用做驱动器。如图是用来驱动发光二极管的电路。+10V&OV+5V&2701D12D0OOOHLLOOOLLLLOVVVRROVVVRiR要求：、门输出管全部截止时， 。不能太大（得的上

6、限）、门仅一个输出管道通， 。不能太小，否则 过大（得下限）LL(max)LD,()OHOOHDDLOHOHDDOHLLOHOIIVVVR nIIVVVRRnII门同时截止，截止漏电流为负载输入电流为 。为保证则ILIOHDD(min)DD,LMILOOLLLOLLLLMLOOIIVVIRVVRRII当仅一个门导通，门饱和时允许的最大电流为负载门输入电流为。为保证且 不过大，不能太小IL3.2.4 CMOS电路的静电防护和锁定效应电路的静电防护和锁定效应由于二极管由于二极管的钳位作用，使得的钳位作用，使得MOS管在正或负尖管在正或负尖峰脉冲作用下不易峰脉冲作用下不易发生损坏。发生损坏。 CMO

7、S输入保护电路vOVDDT2T4vIC1D2D1C2RD3静电防护：静电防护：由于MOS管中SiO2极薄，当栅极积累一定电荷后，氧化层被击穿，造成器件损坏。因此，CMOS输入端都加有保护电路。锁定效应的防护锁定效应的防护 锁定效应，指电源至电路公共端之间有很大的电流流过，输锁定效应，指电源至电路公共端之间有很大的电流流过，输入端失去了控制作用。又称可控硅效应，由入端失去了控制作用。又称可控硅效应，由CMOS内的寄生晶内的寄生晶体管产生。体管产生。产生锁定效应时，电流很大将造成产生锁定效应时，电流很大将造成CMOS电路永久失效。电路永久失效。可在输入、输出端接入钳位保护电路，在电源输入端加去可在

8、输入、输出端接入钳位保护电路，在电源输入端加去耦电路。耦电路。1. 输入低电平VIL 、输入高电平VIH输入为高、低电平时电压变化范围。即： 0 VIL(max) ,VIH(min) VDD VIL（max)：允许输入低电平的最大值，典型值1.5V； VIH（ min)：允许输入高电平的最小值，典型值3.5V ；（74HC系列典型值，下同） 2.输出高电平VOH、输出低电平VOL 输出电压的允许范围 0 VOL(max) , VOH(min) VDD VOH（min)：允许输出高电平的最小值；典型值4.4V VOL（max) ：允许输出低电平的最大值;典型值0.33V3.高电平噪声容限（VNH

9、） 、低电平噪声容限（VNL） 输入端噪声容限：输入端噪声容限：在保证输出高低电平基本不变（或在保证输出高低电平基本不变（或者说变化的大小不超过允许限度）的条件下，输入电平者说变化的大小不超过允许限度）的条件下，输入电平允许的波动范围。允许的波动范围。当前一级门带动相同的后一级门时当前一级门带动相同的后一级门时:高电平噪声容限：高电平噪声容限： VNH = VOH（min) VIH（ min)=4.43.5=0.9V低电平噪声容限：低电平噪声容限： VNL = VIL（ max) VOL（ max) =1.50.33=1.17V4.高电平输入电流IIH、低电平输入电流IIL输入电压无论是高电平

10、还是低电平，由于输入端均与栅极相连，故输入电阻极大，高、低电平输入电流极小。若输入端悬空，输入级MOS管栅极上可能会有感应电荷积累，使得栅极击穿（或使栅极电位介于高、低电平之间），故一般不让多余输入端悬空，对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。如与门多余输入端可接高电平，或门可接低电平。VOHVDDTNRLvI=0TPIOH5.高电平输出电流IOH、低电平输出电流IOL：提供给外接负载的输出电流。输出为高电平时,由于IOH流过导通管TP的导通电阻RON， IOH增加时TP的导通压降增加，负载上的电压减小，即输出高电平下降。为保证输出高电平大于 VOH（min) ，规定了IOH

11、的最大值IOH （max) 。 输出为低电平时， IOL增加输出低电平上升。为保证输出低电平小于 VOL（ max) ，规定了IOL的最大值IOL （max) 通常IOH （max) IOL （max) 输出高电平等效电路输出高电平等效电路vO=VOLVDDTNRLvI=VDDTPIOL 输出低电平等效电路输出低电平等效电路pd ,PHLPLHPHLPLHttttt输出电压由高电平变为低电平时的传输延迟时间。低电平变为高电平时的传输延迟时间。通常所以只给出一个参数典型值：典型值：9nS以反相器为例，静态时，CMOS反相器工作在工作区AB和CD，总有一个MOS管处于截止状态，流过的电流为极小的漏

12、电流。 所以静态功耗极低。在动态下，电平有高低转换，电流在动态下，电平有高低转换，电流会出现尖峰，使动态功耗不为会出现尖峰，使动态功耗不为0。导通功耗：电平高低转换时，输出的一对管会有短暂的同时导通情况，有一尖峰电流流过两个输出管产生瞬变功耗。O1O2,IDDLPILNVVVTCiVVCTi当，经向充电，有当经放电，有CMOS集成门电路简介1. CMOS门电路系列型号的命名法 CMOS逻辑门器件有三大系列: 4000系列、74C系列和硅氧化铝系列。 4000系列中，采用硅栅工艺和双缓冲输出的4000B系列产品最常用。74C系列有：普通系列74C高速系列74HC ( HCT)以及先进系列74AC( ACT)。CMOS 器件型号组成符号及意义表示温度范围：表示温度范围： - -55 85 表示器件品种：表示器件品种： 四四- - 2输入异或门输入异或门表示器件系列代号表示器件系列代号表示中国制造的表示中国制造的CMOS器件器件CMOS电路的技术参数4000B系列部分器件11211109814133456712VDD4B4Y 4A3B3A3Y1B1A 1Y2B2Y 2A VSS(a)CC4001 111CMOS或非门和异或门(b) 12111098