存储器接口技术——不同系统连接方式

1、1微型计算机原理及其应用微型计算机原理及其应用第五章：第五章：存储器芯片的扩展及其与系统总线的连接存储器芯片的扩展及其与系统总线的连接2第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器的系统结构存储器的系统结构一般情况下，一个存储器系统由以下几部分组成。一般情况下，一个存储器系统由以下几部分组成。1.1. 基本存储单元：基本存储单元：一个基本存储单元可以存放一位二进制信息，其内部一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改

2、变。不同类型的基本存储单元，决定了由其所组成的存储器件的和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。类型不同。 2.2. 存储体：存储体：一个基本存储单元只能保存一位二进制信息，若要存放一个基本存储单元只能保存一位二进制信息，若要存放M MN N个二进制信息，就需要用个二进制信息，就需要用M MN N个基本存储单元，它们按一定的规则排个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。3.3. 地址译码器：地址译码器：由于存储器系统是由许多存储单元构成的，每个存储单由

3、于存储器系统是由许多存储单元构成的，每个存储单元一般存放元一般存放8 8位二进制信息，为了加以区分，我们必须首先为这些存储位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就单元编号，即分配给这些存储单元不同的地址。地址译码器的作用就是用来接受是用来接受CPUCPU送来的地址信号并对它进行译码，选择与此地址码相对送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读应的存储单元，以便对该单元进行读/ /写操作。存储器地址译码有两种写操作。存储器地址译码有两种方式，通常称为单译码与双译码。方式，通常称为单译码与双

4、译码。单译码：单译码：单译码方式又称字结构，适用于小容量存储器。单译码方式又称字结构，适用于小容量存储器。双译码：双译码：双译码结构中，将地址译码器分成两部分，即行译码器双译码结构中，将地址译码器分成两部分，即行译码器( (又叫又叫X X译码器译码器) )和列译码器和列译码器( (又叫又叫Y Y译码器译码器) )。X X译码器输出行地址选择信号，译码器输出行地址选择信号，Y Y译码器输出列地址选择信号，行列选择线交叉处即为所选中的单元。译码器输出列地址选择信号，行列选择线交叉处即为所选中的单元。3第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器的

5、系统结构存储器的系统结构4.4. 片选与读片选与读/写控制电路：写控制电路：片选信号用以实现芯片的选择。对于一片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读片选信号一般由地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读写控制电路则用来控制对芯片的读/写操作。写操作。 5. I/O电路：电路：I/O电路位于系统数据总线与被选中的存储单元之间，电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要

6、时，还可包含对用来控制信息的读出与写入，必要时，还可包含对I/O信号的驱信号的驱动及放大处理功能。动及放大处理功能。 6. 集电极开路或三态输出缓冲器：集电极开路或三态输出缓冲器：为了扩充存储器系统的容量，常为了扩充存储器系统的容量，常常需要将几片常需要将几片RAM芯片的数据线并联使用或与双向的数据线相芯片的数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态输出缓冲器。连，这就要用到集电极开路或三态输出缓冲器。 7. 其它外围电路：其它外围电路：对不同类型的存储器系统，有时，还专门需要一对不同类型的存储器系统，有时，还专门需要一些特殊的外围电路，如动态些特殊的外围电路，如动态RAM

7、中的预充电及刷新操作控制电中的预充电及刷新操作控制电路等，这也是存储器系统的重要组成部分。路等，这也是存储器系统的重要组成部分。 4第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器的系统结构存储器的系统结构CPU时序/控制控制信号控制信号存储体MB读写驱动器MDR地址译码器MARN位数据总线M位地址总线5第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器的系统结构存储器的系统结构3232=1024存储单元驱动器X译码器地址反向器I/O电路Y译码器地址反向器控制电路输出驱动12321232输入输出321

8、231读/写选片1A0A2A3A4A5A6A7A8A9A3212316第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 基本存储器芯片模型基本存储器芯片模型 在微型系统中，在微型系统中，CPU对存储器进行读写操作，首先要由地址总对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总写操作的存储单元，然后通过控制总线发出相应的读线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与所以，存储器芯片与CPU之间的连接

9、，实质上就是其与系统总线的连之间的连接，实质上就是其与系统总线的连接，包括接，包括(1)地址线的连接；地址线的连接；(2)数据线的连接；数据线的连接；(3)控制线的连接。控制线的连接。7第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 基本存储器芯片模型基本存储器芯片模型 1. 地址线的位数：地址线的位数：从图中可看出地址线的位数决定了芯片内可寻址的单从图中可看出地址线的位数决定了芯片内可寻址的单元数目，如元数目，如Intel2114(1K4)有有10条地址线，则可寻址的单元数为条地址线，则可寻址的单元数为1024个；个；Intel2116(16K1)有

10、有14条地址线，则可寻址的单元数条地址线，则可寻址的单元数为为16K个。个。2. 数据线的根数：数据线的根数：RAM芯片的数据线多数为芯片的数据线多数为1条，静态条，静态RAM芯片一般有芯片一般有4条和条和8条。若为条。若为1条数据线，则称为位片存贮芯片；若有条数据线，则称为位片存贮芯片；若有4条数据线，条数据线，则该芯片可作为数据的低则该芯片可作为数据的低4位或高位或高4位；若有位；若有8条数据线，则该芯片正条数据线，则该芯片正好作为一个字节数，其引脚已指定相应数据位的名称。好作为一个字节数，其引脚已指定相应数据位的名称。 3. 控制线：控制线：RAM芯片的控制引脚信号一般有：芯片选择信号、

11、读芯片的控制引脚信号一般有：芯片选择信号、读/写控写控制信号，对动态制信号，对动态RAM（DRAM）还有行、列地址选通信号。）还有行、列地址选通信号。 8第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 基本存储器芯片模型基本存储器芯片模型 存储芯片型号存储芯片型号 存储容量存储容量 地址线地址线数据线数据线2101（1K1B）10241BA0A9D02114（1K4B）10244BA0A9D0D34118（1K8B） 10248B A0A9D0D76116（2K8B） 20488B A0A10D0D76232（4K8B）410248BA0A11 D0D

12、76264（8K8B）810248BA0A12D0D761256（32K8B） 3210248B A0A14D0D72732（4K8B）410248BA0A11D0D79第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接 在实际应用中，进行存储器与在实际应用中，进行存储器与CPUCPU的连接需要考虑以下几的连接需要考虑以下几个问题：个问题：CPUCPU的总线负载能力；的总线负载能力；CPUCPU与存储器之间的速度匹配；与存储器之间的速度匹配；存储器地址分配和片选；控制信号的连接。存储器地址分配和片选；控制信号的连

13、接。(1)(1)控制线的连接：控制线的连接：即如何用即如何用CPUCPU的存储器读写信号同存储器芯片的控的存储器读写信号同存储器芯片的控制信号线连接，以实现对存储器的读写操作。制信号线连接，以实现对存储器的读写操作。简单系统：简单系统：CPUCPU读写信号与存储器芯片的读写信号直接相连。读写信号与存储器芯片的读写信号直接相连。复杂系统：复杂系统：CPUCPU读写信号和其它信号组合后与存储器芯片的读写信读写信号和其它信号组合后与存储器芯片的读写信号直接相连。号直接相连。 CPUCPU读信号最终和存储器的读信号相连，读信号最终和存储器的读信号相连，CPUCPU写信号最终和存写信号最终和存储器的写信

14、号相连。储器的写信号相连。10第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接(2) 数据线的连接：数据线的连接：若一个芯片内的存储单元是若一个芯片内的存储单元是8位，则它自身就作位，则它自身就作为一组，其引脚为一组，其引脚D0D7可以和系统数据总线可以和系统数据总线D0D7或或D8D15直接相连。若一组芯片直接相连。若一组芯片(4个或个或8个个)才能组成才能组成8位存储单元的结构，位存储单元的结构，则组内不同芯片应与不同的数据总线相连。则组内不同芯片应与不同的数据总线相连。 61168086D7D0I/O8I

15、/O12164(0)8086D7D0DIN(DOUT)2164(6)DIN(DOUT)2164(7)DIN(DOUT)D611第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接存储器芯片分组存储器芯片分组位扩展位扩展(加大字长加大字长) 例例 用用8个个16K1bit芯片组成芯片组成16K8bit的存储器。的存储器。A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D712第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储

16、器芯片与CPU的连接的连接(3) 地址线的连接：地址线的连接：将用以将用以“字选字选”的低位地址总线直接与存贮芯的低位地址总线直接与存贮芯片的地址引脚相连，将用以片的地址引脚相连，将用以“片选片选”的高位地址总线送入译码器。的高位地址总线送入译码器。 可以根据所选用的半导体存储器芯片地址线的多少，把可以根据所选用的半导体存储器芯片地址线的多少，把CPUCPU的地址线分为芯片的地址线分为芯片外外( (指存储器芯片指存储器芯片) )地址和芯片内的地址，地址和芯片内的地址，片外地址经地址译码器译码后输出片外地址经地址译码器译码后输出。作。作为存储器芯片的片选信号，用来选中为存储器芯片的片选信号，用来

17、选中CPUCPU所要访问的存储器芯片。所要访问的存储器芯片。片内地址线片内地址线直接接到所要访问的存储器芯片的地址引脚直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储，用来直接选中该芯片中的一个存储单元。对单元。对4 4K K 8b8b的的27322732而言，片外地址线为而言，片外地址线为A A19A A1212，片内地址线为片内地址线为A A1111A A0 0；对对2 2K K 8b8b的的61166116而言，片外地址线为而言，片外地址线为A A1919A A1111，片内地址线为，片内地址线为A A1010A A0 0。27328086译码器A19A12A11A

18、0A11A061168086译码器A19A11A10A0A10A013第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接字扩展字扩展(扩大地址扩大地址) CSWECSWECSWECSWE16K416K416K416K4A0A13WED0D1D2D3译码器译码器A14A15123D0 D3D0 D3D0 D3D0 D314第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接 组成一个存储系统通常是由多个存储芯片组成。组成一个存储系统通常

19、是由多个存储芯片组成。CPUCPU每次访每次访问内存只能对一个存储单元进行读或写，这个单元位于某个芯片问内存只能对一个存储单元进行读或写，这个单元位于某个芯片中或一组芯片中。因此，首先要找到这个或这组芯片，这就是所中或一组芯片中。因此，首先要找到这个或这组芯片，这就是所谓的片选问题。换句话说，就是每当谓的片选问题。换句话说，就是每当CPUCPU访问内存，如何产生相应访问内存，如何产生相应芯片的片选信号。指定一个存贮单元是由芯片的片选信号。指定一个存贮单元是由CPUCPU给出的地址来决定的，给出的地址来决定的，硬件寻址的方法是将地址总线分成两部分。一部分直接送入芯片硬件寻址的方法是将地址总线分成

20、两部分。一部分直接送入芯片进行进行“片内地址译码片内地址译码”，确定片内单元的位置；另一部分送入译，确定片内单元的位置；另一部分送入译码器进行码器进行“片外地址译码片外地址译码”产生片选信号。产生片选信号。 通常我们有三种片选方法：通常我们有三种片选方法：线选法、全译码法、部分译码法线选法、全译码法、部分译码法。 15第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法 在剩余的高位地址总线中，任选一位作为片选信号直接与在剩余的高位地址总线中，任选一位作为片选信号直接与存贮芯片的存贮芯片的CS引脚相连，

21、这种方式就称为线选法。其特点是无需引脚相连，这种方式就称为线选法。其特点是无需译码器，但有较多的地址重叠区。该方法适用于存储器容量不大，译码器，但有较多的地址重叠区。该方法适用于存储器容量不大，所使用的存储芯片数量不多，而所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容寻址空间远远大于存储器容量。量。（1）1KBCS（2）1KBCS（3）1KBCS（4）1KBCSA10A11A13A11A0A916第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法 例例5-1：用：用5片片Intel6116

22、(2K8)组成组成10K8位的存储器位的存储器系统。求每块芯片的地址范围。系统。求每块芯片的地址范围。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10（3）（4）（5）RAM2KBRAM2KB（1）（2）17第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法A15 A14 A13 A 12 A11 A10-A0 地 址范围 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H

23、1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH 1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH存储器存储器5地址范围地址范围存储器存储器4地址范围地址范围存储器存储器3地址范围地址范围存储器存储器2地址范围地址范围存储器存储器1地址范围地址范围18第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接线选法线选法A19 A18 A17

24、A16 A15 A14 A13 A 12 A11 A10-A0 地 址范围? 0 1 1 1 1 0 0 ?7800H? 0 1 1 1 1 1 1 ?7FFFH ? 1 0 1 1 1 0 0 ?B800H? 1 0 1 1 1 1 1 ?BFFFH ? 1 1 0 1 1 0 0 ?C800H? 1 1 0 1 1 1 1 ?CFFFH? 1 1 1 0 1 0 0 ?E800H? 1 1 1 0 1 1 1 ?EFFFH ? 1 1 1 1 0 0 0 ?F000H? 1 1 1 1 0 1 1 ?F7FFH19第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片

25、的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接全译码法全译码法 除去与存储芯片直接相连的低位地址总线之外，将剩余的地址总线全部除去与存储芯片直接相连的低位地址总线之外，将剩余的地址总线全部送入送入“片外地址译码器片外地址译码器”中进行译码的方法就称为全译码法。其特点是物理地址中进行译码的方法就称为全译码法。其特点是物理地址与实际存储单元一一对应，但译码电路复杂。与实际存储单元一一对应，但译码电路复杂。 8KB(2)CS8KB(1)CS 8KB(8)CS 3-8译码器A0A12A13A15Y0Y1Y720第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展

26、与连接 存储器芯片与存储器芯片与CPU的连接的连接全译码法全译码法 例例5-2：用：用16片片Intel6232(4K8)组成组成64K8位的存储器位的存储器系统。求每块芯片的地址范围。系统。求每块芯片的地址范围。4KB (1)4KB (2)4KB (16)译译码码器器CSCSCSY0Y1Y15A15-A12.21第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接全译码法全译码法A15 A14 A13 A 12 A11 A10-A0 地地 址范围址范围 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0

27、 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16 F000H-FFFFH 存储器存储器1地址范围地址范围存储器存储器2地址范围地址范围存储器存储器3地址范围地址范围存储器存储器14地址范围地址范围存储器存储器15地址范围地址范围存储器存储器16地址范围地址范围22第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与C

28、PU的连接的连接部分译码法部分译码法 除去与存储芯片直接相连的低位地址总线之外，剩余的部分不是全部参除去与存储芯片直接相连的低位地址总线之外，剩余的部分不是全部参与译码的方法就称为部分译码。其特点是译码电路比较简单，但出现与译码的方法就称为部分译码。其特点是译码电路比较简单，但出现“地址重叠地址重叠区区”，一个存贮单元可以由多个地址对应。，一个存贮单元可以由多个地址对应。 23第五章：存储器及其接口第五章：存储器及其接口存储器芯片的扩展与连接存储器芯片的扩展与连接 存储器芯片与存储器芯片与CPU的连接的连接部分译码法部分译码法 例例5-3：用：用8片片Intel6116(2K8)组成组成16K8位的存储器系位的存储器系统。求每块芯片的地址范围。统。求每块芯片的地址范围。2KB (1)2KB (2)2KB (8)译译码码器器CSCSCSY0Y1Y7A