ch06-6康华光《数字电子技术》第六版

1、6.6 简单的时序可编程逻辑器件简单的时序可编程逻辑器件( (GAL)6.6.1 GAL的结构的结构6.6.2 GAL的的输出逻辑宏单元输出逻辑宏单元6.6.3 GAL的的控制字控制字（1） 通用阵列逻辑（通用阵列逻辑（GAL）在在PLA和和PAL基础上发展起来的增强型器件基础上发展起来的增强型器件.电路设计者可电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。从而使输出功能具有一定的灵活性和通用性。1. 时序可编程逻辑器件的主要类型时序可编程逻辑器件的主要类型（2）复杂可编程逻辑器件（）

2、复杂可编程逻辑器件（CPLD）集成了多个逻辑单元块，每个逻辑块就相当于一个集成了多个逻辑单元块，每个逻辑块就相当于一个GAL器件器件。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，。这些逻辑块可以通过共享可编程开关阵列组成的互连资源，实现它们之间的信息交换，也可以与周围的实现它们之间的信息交换，也可以与周围的I/O模块相连，实现模块相连，实现与芯片外部交换信息。与芯片外部交换信息。芯片内部主要由许多不同功能的可编程逻辑模块组成，芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路

3、。它更适合于实现多级逻辑功能，并且具复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的集成密度和应用灵活性在软件上，亦有相应的操有更高的集成密度和应用灵活性在软件上，亦有相应的操作系统配套。这样，可使整个数字系统（包括软、硬件系作系统配套。这样，可使整个数字系统（包括软、硬件系统）都在单个芯片上运行，即所谓的统）都在单个芯片上运行，即所谓的SOC技术。技术。（3） 现场可编程门阵列（现场可编程门阵列（FPGA）（2）输出结构类型太多，给设计和使用带来不便。）输出结构类型太多，给设计和使用带来不便。（2）输出端设置了可编程的输出逻辑宏单元（）输出端设置了可编程的输出逻辑宏单元（OLMC）

4、通）通过编程可将过编程可将OLMC设置成不同的工作状态，即一片设置成不同的工作状态，即一片GAL便可便可实现实现PAL 的的5种输出工作模式。器件的通用性强；种输出工作模式。器件的通用性强； 3. GAL的优点：的优点：（1）由于采用的是双极型熔丝工艺，一旦编程后不能修改；）由于采用的是双极型熔丝工艺，一旦编程后不能修改；2. PAL的不足：的不足：（1）采用电可擦除的）采用电可擦除的E2CMOS工艺可以多次编程；工艺可以多次编程；（3）GAL工作速度快，功耗小工作速度快，功耗小可编程与阵列可编程与阵列（32X64位）位）6.6.1 GAL的结构的结构GAL16V8的结构为例的结构为例8个个输

5、输入入缓缓冲冲器器298个反馈个反馈/输入输入缓冲器缓冲器8个三态个三态输出缓冲输出缓冲器器12198个输出逻辑宏单个输出逻辑宏单元元OLMC输出使能缓输出使能缓冲器冲器6.6.2 GAL中的输出逻辑宏单元中的输出逻辑宏单元 D Q Q 输输出出 C OE CLK 输输入入 寄存器型寄存器型PAL如图所示，在组合如图所示，在组合PLD基础上增加了基础上增加了D触触发器，并反馈回到输入与阵列，满足时序电路设计要求。发器，并反馈回到输入与阵列，满足时序电路设计要求。 1. 寄存器型寄存器型PAL GAL的电路结构与的电路结构与PAL类似，由可编程的与阵列、类似，由可编程的与阵列、固定的或阵列和输出

6、电路组成，但固定的或阵列和输出电路组成，但GAL的输出端增设了的输出端增设了可编程的的输出逻辑宏单元（可编程的的输出逻辑宏单元（OLMC）。通过编程可将）。通过编程可将OLMC设置为不同的工作状态，可实现设置为不同的工作状态，可实现PAL的所有输出的所有输出结构，产生组合、时序逻辑电路输出。结构，产生组合、时序逻辑电路输出。2. GAL中的输出宏单元中的输出宏单元数据选择器数据选择器乘积项数据选乘积项数据选择器择器(2(2选选1)1)输出数据选择输出数据选择器器(2(2选选1)1)三态数据选择器三态数据选择器(4(4选选1)1)反馈数据选择反馈数据选择器器(4(4选选1)1)4 4个数据选择器

7、：用不同的控制字实现不同的输出电路结构形式个数据选择器：用不同的控制字实现不同的输出电路结构形式乘积项数据选择器：乘积项数据选择器：根据根据AC0和和AC1(n)决定与逻辑阵列的第一乘决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在积项是否作为或门的一个输入端。只有在G2的输出为的输出为1时，第一时，第一乘积项是或门的一个输入端。乘积项是或门的一个输入端。(1)(1)输入电路输入电路由乘积项数据选择器由乘积项数据选择器( (2选选1)PTMUX控制控制(2)(2)原变量原变量/ /非变量输出电路非变量输出电路由异或门控制由异或门控制异或门输出为异或门输出为或门输出或门输出OR(n)

8、与与XOR(n)进行异或运算。进行异或运算。XOR(n)=0，则，则D(n)=OR(n)，若，若XOR(n)=1，则，则D(n)=OR(n) 。OMUX：根据：根据AC0和和AC1(n)决定决定OLMC是组合输出还是寄存器是组合输出还是寄存器输出模式输出模式（3） 输出电路输出电路由数据选择器由数据选择器(2选选1) OMUX控制控制由三态数据选择器由三态数据选择器(4(4选选1)1)控制输出选择器的选通端控制输出选择器的选通端SELSEL 三态数据选择器受三态数据选择器受AC0和和AC1(n)的控制，用于选择的控制，用于选择输出三态缓冲器的选通信输出三态缓冲器的选通信号。可分别选择号。可分别

9、选择VCC、地、地、OE和第一乘积项。和第一乘积项。工作AC0 AC1(n)TX（输出）（输出）0 1地电平地电平0 0VCC1 0OE1 1第一乘积项第一乘积项工作工作高阻高阻OE=1，工作，工作OE=0，高阻，高阻1，工作，工作0，高阻，高阻三态缓冲器三态缓冲器的工作状态的工作状态FMUX：根据根据AC0和和AC1(n)的不同编码，使反向传输的电信号也对应不同的不同编码，使反向传输的电信号也对应不同。反馈数据选择器反馈数据选择器(4选选1)FMUX6.6.3 GAL的结构控制字的结构控制字GAL16V8的结构控制字共有的结构控制字共有82位，它们的定义如图。每个位，它们的定义如图。每个OL

10、MC有有2个编程单元个编程单元AC1(n)和和XOR(n)，一个全局编程单元，一个全局编程单元AC0，同步控制单元，同步控制单元SYN 。 乘积项禁止位 32 位 XOR(n) 4 位 SYN 1 位 AC1(n) 8 位 AC0 1 位 XOR(n) 4 位 乘积项禁止位 32 位 82 位 PT63 PT32 PT31 PT0 12 13 14 15 16 17 18 19 12 19 时序电路的分析，首先按照给定电路列出各逻辑方程组时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。时序电路的设计，首先根据逻辑功能的需求，导的逻辑功能。时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。组，最后画出逻辑图完成设计任务。小小 结结时序逻辑电路一般由组合电路和存储电路两部分构成。它们时序逻辑电路一般由组合电路和存储电路两部分构成。它们在任一时刻的输出不仅是当前输入信号的函数，而且还与电路原在任一时刻的输出不