霍亮生第五章 门电路和组合逻辑电路.

1、 5.1 概述 5.4 组合逻辑电路的分析与设计 5.5 常用的组合逻辑电路 5.3 基本门电路 5.2 半导体二极管和晶体管的开关作用第五章第五章 门电路和组合逻辑电路门电路和组合逻辑电路 用以实现基本逻辑运算和复合逻辑运算的单元电路通称用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。为门电路。 基本逻辑门电路基本逻辑门电路与门、或门、非门与门、或门、非门 常用门电路常用门电路与门、或门、非门与门、或门、非门与非门、或非门、与或非门、异或、同或与非门、或非门、与或非门、异或、同或在电子电路中，用高、低电平分别表示在电子电路中，用高、低电平分别表示1 1和和0 0两种逻辑状两种逻辑状

2、态。态。5.1 5.1 概述概述正逻辑：正逻辑：用高电平表示逻辑用高电平表示逻辑1，用低电平表示逻辑，用低电平表示逻辑0负逻辑：负逻辑：用低电平表示逻辑用低电平表示逻辑1，用高电平表示逻辑，用高电平表示逻辑0正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于负逻辑或门等。（负逻辑或门等。（1表示条件满足、结果发生）表示条件满足、结果发生）ABY000010100111AB Y111101011000正逻辑与门正逻辑与门负逻辑或门负逻辑或门VAVBVY0V 0V 0V0V 3V 0V3V 0V 0V3V 3V 3V用正逻辑用正逻辑用负逻辑

3、用负逻辑今后除非特别说明，一律采用正逻辑。 高电平和低电平都是对应的一段电压范围，因此在数字电高电平和低电平都是对应的一段电压范围，因此在数字电路中，对路中，对电子元件、器件参数精度的要求及其电源的稳定度的电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。要求比模拟电路要低。正逻辑正逻辑015V2V 0V负逻辑负逻辑015V2V0.8V 0V 5.2 半导体二极管和晶体管的开关作用半导体二极管和晶体管的开关作用Ui=-2VUo=00.7VUi=3VUo=2.3VUiUouituottontrr开通时间 关断时间R1R2AF+uccuAtuFt+ucc0.3V开通时间 关断时间

4、ViVoKVccR 5.3 基本逻辑门电路基本逻辑门电路 5.3.1分立元件门电路分立元件门电路0V3VYABVCC=+5VD13kRD2&ABY=ABVAVBVY0V0V0V3V3V0V3V3VABY00011011电压功能表真值表0.7V0.7V0.7V3.7V00011.二极管与门二极管与门2.二极管或门二极管或门0V3VABYDD12R3kABY=A+B1电压功能表VAVBVY0V0V0V3V3V0V3V3V真值表ABY000110110V2.3V2.3V2.3V01113 三极管非门三极管非门+Vcc+T123cbeRcRbViIBICVO电压功能表VIVO0V5V5V0.3

5、V真值表AY0110AY=A1符号符号CBAL4.分立元件复合门电路分立元件复合门电路工作原理：工作原理： （1）当）当A、B、C全接高电平全接高电平5V时，二极管时，二极管D1D3都截止，而都截止，而D4、D5和和T导通，且导通，且T为为饱和饱和导通导通， VL=0.3V=0.3V，即输出低电平。即输出低电平。（2）A、B、C中只要有一个为低电平中只要有一个为低电平0.3V时，则时，则VP1V，从而使从而使D4、D5和和T都截止，都截止，VL=VCC=5V，即输出高电平。即输出高电平。所以该电路满足与非逻辑关系，即：所以该电路满足与非逻辑关系，即：ABCL+VDDD123DD1R23CC（

6、+5V）R1RcT45P3k1k4.7k数字集成电路：数字集成电路：在一块半导体基片上制作出一个完整的逻在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。便宜的特点。 TTL型电路：型电路：输入端和输出端都采用了三极管结构，称之输入端和输出端都采用了三极管结构，称之为为: 三极管三极管三极管逻辑电路（三极管逻辑电路（Transistor Transistor Logic），），简称为

7、简称为TTL电路。电路。5.3.2 TTL集成门电路集成门电路 按照集成度的高低，将集成电路分为以下几类：按照集成度的高低，将集成电路分为以下几类：小规模小规模集成电路：集成电路：100个以下个以下(元件和连线）元件和连线）( Small Scale Integration :SSI ) 中规模中规模集成电路：几百个（集成电路：几百个（Medium Scale Integration :MSI )大规模大规模集成电路：几千个集成电路：几千个 （ Large Scale Integration :LSI )超大规模超大规模集成电路：一万个以上（集成电路：一万个以上（Very Large Scal

8、e Integration VLSI ） TTL与非门电路与非门电路F=A B C & &A AB BY Y符号：符号：C C或非门或非门ABY001010100110A AB BY Y11符号：符号：Y=A+BY=A+B（2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。另外，还可以通过一个小于0.7K的电阻接地.多余输入端的处理多余输入端的处理（1 1）对于与非门及与门，多）对于与非门及与门，多余输入端应接高电平，比如直接余输入端应接高电平，比如直接接电源正端，或通过一个上拉电接电源正端，或通过一个上拉电阻（阻（1 13 3kW W）接

9、电源正端；在前接电源正端；在前级驱动能力允许时，也可以与有级驱动能力允许时，也可以与有用的输入端并联使用。另外，还用的输入端并联使用。另外，还可以通过一个大于可以通过一个大于2 2K K的电阻接地的电阻接地. .1ABBA（a）（b）1V&CCBA（a）&AB（b）&BA（c）10k1BA（c）0.1kTTL与非门举例与非门举例7474LS00LS007474LS00LS00是一种典型的是一种典型的TTL与非门器件，内部含有与非门器件，内部含有4 4个个2 2输入端与非门，共有输入端与非门，共有1414个引脚。引脚排列图如图所示。个引脚。引脚排列图如图所示。逻辑功能：逻

10、辑功能：BAYTTL或或与非门与非门7474LS02LS027474LS20LS207474LS51 LS51 5.4 组合逻辑电路的分析与设计5.4.1 5.4.1 概述概述一、组合逻辑电路的特点：一、组合逻辑电路的特点：数字电路数字电路组合逻辑电路：组合逻辑电路：任意时刻的输出任意时刻的输出只取决于该时刻的输入只取决于该时刻的输入时序逻辑电路：时序逻辑电路：1 11 1& & &11A AB BY Y二、组合电路逻辑功能的描述：二、组合电路逻辑功能的描述：组合逻辑组合逻辑 电路电路a1a2any1y2yn)a,.,a,a(fy)a,.,a,a(fy)a,.,a,a(

11、fyn21nnn2122n2111)A(FY mmm5.4.2 5.4.2 组合逻辑电路的分析方法组合逻辑电路的分析方法 特点特点: :某一时刻的输出状态仅由该时刻电路的某一时刻的输出状态仅由该时刻电路的输入信号决定输入信号决定, , 而与该电路在此输入信号之前而与该电路在此输入信号之前所具有的状态无关。所具有的状态无关。 组合逻辑电路组合逻辑电路：用各种门电路组成的，用于：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。实现某种功能的复杂逻辑电路。化简化简得出结论（逻辑功能）。得出结论（逻辑功能）。组合逻辑电路图组合逻辑电路图写出逻辑表达式写出逻辑表达式分析方法：分析方法：例例1 1：&

12、amp;ABYABAABBABY=AAB BAB=AAB + BAB=AAB + BAB=AB (A + B)= (A+B) (A+B)= 0+AB+AB +0异或功能异或功能组合逻辑电路的分析组合逻辑电路的分析=AB+AB组合逻辑电路的分析组合逻辑电路的分析例例2 2：M=1( (高电平）：高电平）： Y=AM=0( (低电平）：低电平）： Y=B本图功能：二选一电路。本图功能：二选一电路。数据选择器数据选择器B&AMY1M=0时：门时：门1 1输出恒为输出恒为1 1， A信号被拒之门外。信号被拒之门外。零电平对与非门的封门作用。零电平对与非门的封门作用。Y=AM BM = AM+B

13、M例例3 3：分析如图所示电路的逻辑功能，写出输出逻辑函数表达式，列出真值表，说明电路的逻辑功能。 AB A+BA+B(A)B C(A)BC()CAB()ABC()YABCA B C Y0 0 0 1 0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0逻辑功能逻辑功能: :输入中有偶数个输入中有偶数个1(01(0为偶为偶数数) )输出为输出为1,1,否则输出为否则输出为0 0。 方法步骤方法步骤: :根据题意列真值表根据题意列真值表( (逻辑抽象）逻辑抽象）逻辑式逻辑式化简化简卡诺图卡诺图化简化简画逻辑电路图画逻辑电路图5.4.3 5.4.3 组

14、合逻辑电路的设计方法组合逻辑电路的设计方法写最简逻辑式写最简逻辑式根据器件类型根据器件类型例例4 4设计一个三人表决逻辑电路，要求设计一个三人表决逻辑电路，要求: : 三人三人A A、B B、C C各控制一个按键，按下为各控制一个按键，按下为“1”1”，不按为，不按为“0”0”。多数（。多数（ 2 2）按下为通过。通过时按下为通过。通过时L L1 1，不通过不通过L L0 0。用与非门实现。用与非门实现。组合逻辑电路的设计例组合逻辑电路的设计例4 4L LA AB BC C+5+5V V要设计要设计的逻辑的逻辑电路电路A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1

15、1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 A ABCBC0000111110111100002 2、用画卡诺图化简、用画卡诺图化简L= AC + BC + ABL= AC + BC + AB3 3、 写出最简写出最简“与或与或”式式1 1、列真值表、列真值表BCBCACACABAB组合逻辑电路的设计例组合逻辑电路的设计例4 44 4、用与非门实现逻辑电路、用与非门实现逻辑电路L=AB +AC +BC L=AB +AC +BC = AB = AB AC AC BC BC组合逻辑电路的设计组合逻辑电路的设计例例4 4& & & & &

16、;A AB BC CL L& & 5.5 常用的组合逻辑电路5.5.1 加法器(1) 半加器半加器 1+) 0 1 0+) 1 1 0+) 0 0 1+) 1 1 0进位进位CO半加器真值表半加器真值表A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1S=AB+AB=A BCO=ABS=AB+AB=A BCO=AB半加器逻辑电路图半加器逻辑电路图A&1BSCO COABSCO(2) 全加器全加器半加器半加器ABSCO CI COAnBnCInSnCOn+1本位加数本位加数低位向本位的进位低位向本位的进位本位和本位和本位向高位的进位本位向高位

17、的进位全加器真值表全加器真值表CIn An Bn Sn CO n+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 101011010CIAB0100 01 11 10Sn = CIn (An Bn)ABCIABCIABCI0010011101ABCI00 01 11 10CO n+1 = AnBn+CIn(An Bn)ABBCIACI17 4 L S 1 8 32双全加器双全加器:74:74LS183LS183全加器全加器AnBnCInSnCOn+1用用4个全加器构成一个个全加器构成

18、一个4 位二进制加法器位二进制加法器全加器全加器全加器全加器全加器全加器全加器全加器CI0CO4A0A3A2A1B0B1B3B2S0S1S2S35.5.2 数据选择器从多个数据中选择出一个选择，也叫多路转换器从多个数据中选择出一个选择，也叫多路转换器其功能类似一个多投开关，是一个多输入、单输其功能类似一个多投开关，是一个多输入、单输出的组合出的组合逻辑电路逻辑电路。D D0 0D D1 1F FA A输入输入输出输出控制控制1 1、2 2选选1 1数据选择器数据选择器1 1& & &D D0 0D D1 1A A 1 1F F A FA F 0 D 0 D0 0 1 D

19、 1 D1 1F= ADF= AD0 0 + AD+ AD1 1输入数据输入数据输出数据输出数据控制信号控制信号集成化集成化D D0 0D D1 1Y YA A型号型号:74:74LS157LS157数据选择器数据选择器2 2、4 4选选1 1数据选择器数据选择器( (集成电路型号集成电路型号:74:74LS153)LS153) A A1 1 A A0 0 Y Y 0 00 0 D D0 0 0 10 1 D D1 1 1 0 1 0 D D2 2 1 11 1 D D3 3 Y=AY=A1 1A A0 0D D0 0 + A + A1 1A A0 0D D1 1 + A + A1 1A A0

20、 0D D2 2 + A + A1 1A A0 0D D3 3D D0 0A A0 0D D3 3D D2 2D D1 1A A1 1Y YY=AY=A1 1A A0 0D D0 0 + A + A1 1A A0 0D D1 1 + A + A1 1A A0 0D D2 2 + A + A1 1A A0 0D D3 34 4选选1 1数据选择器数据选择器& & & & 1 1D DO OD D1 1D D2 2D D3 311YA A0 0A A1 1& & &1 12 23 34 45 56 6& & &7 78

21、 89 91010111112121313141415151616地地1 1W W1 1D D0 01 1D D1 11 1D D2 21 1D D3 3A A1 12 2S S2 2D D2 22 2W W2 2D D0 02 2D D1 12 2D D3 3A A0 0电源电源1 1S S双双4 4选选1 1数据选择器数据选择器7474LS153LS153输出输出输入输入A A0 0A A1 1S SW W1 10 00 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 0D D0 0D D1 1D D2 2D D3 3A2A1A0Y000D0001D1010D20

22、11D3100D4101D5110D6111D770126012501240123012201210120012D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(Y74LS153例题3. 3. 用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路例题：用4选1数据选择器实现逻辑函数AGRARGGARZRAGGRAARGGARGAR)RR(AG)GG(RA)AA(RGGARZA0 A1 D0 D2 D1 D3()()()()1GZA GAAGRGRAR 在数字电路中，所谓在数字电路中，所谓编码编码，就是把，就是把若干个若干个0 0和和1 1按一定

23、规律编排起来组成按一定规律编排起来组成不同的代码（二进制数）来表示某一不同的代码（二进制数）来表示某一对象或信号的过程。对象或信号的过程。一位二进制代码有一位二进制代码有0 0和和1 1两种，可以两种，可以表示两个信号；两位二进制代码有表示两个信号；两位二进制代码有0000、0101、1010和和1111四种，可以表示四种信号；四种，可以表示四种信号；以此类推，以此类推， n n位二进制代码就有位二进制代码就有2 2n n个个组合，可以表示组合，可以表示2 2n n个信号个信号。5.5.3 5.5.3 编码器编码器目前经常使用的编码器有：普通编码器和优目前经常使用的编码器有：普通编码器和优先编

24、码器。先编码器。普通编码器中，任何时刻只允许输入一个编普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。码信号，否则输出将发生混乱。优先编码器中，允许同时输入两个以上的编优先编码器中，允许同时输入两个以上的编码信息。码信息。一、普通编码器一、普通编码器二进制编码器是将某种信号的输入编成二进制编码器是将某种信号的输入编成二进制代码输出的电路。二进制代码输出的电路。二进制普通编码器二进制普通编码器例：例： 将将I I0 0、 I I1 1、 I I2 2、 I I3 3、 I I4 4、 I I5 5、 I I6 6、 I I7 7八八个输入信号编成对应的二进制代码输出。个输入信号

25、编成对应的二进制代码输出。1 1、确定二进制代码的位数、确定二进制代码的位数因为输入有八种信号，所以用因为输入有八种信号，所以用3 3位二进制代码输位二进制代码输出（出（2 2n n=8=8，n=3n=3）。）。这种编码器通常称为这种编码器通常称为8/38/3线编线编码器。码器。3 3位二进制普位二进制普通编码器通编码器8 8线线-3-3线编码器线编码器0I1I2I3I4I5I6I7I0Y1Y2Y框图框图2 2、列编码表、列编码表编码表是把待编码的八个信号与对应的二进制代编码表是把待编码的八个信号与对应的二进制代码列成表格。这种对应关系是人为设定的。不唯一。码列成表格。这种对应关系是人为设定的

26、。不唯一。3 3、由编码表写出逻辑表达式、由编码表写出逻辑表达式0123567012346724501234570123456674567YI I I I I I I II I I I I I I II I I I I I I II I I I I I I IIIII3 3、由编码表写出逻辑表达式、由编码表写出逻辑表达式0134567012456712301234570123456672367YI I I I I I I II I I I I I I II I I I I I I II I I I I I I IIIII3 3、由编码表写出逻辑表达式、由编码表写出逻辑表达式0234567012

27、456701301234670123456571357YI I I I I I I II I I I I I I II I I I I I I II I I I I I I IIIII4 4、由逻辑式画出逻辑图、由逻辑式画出逻辑图Y Y2 21 1Y Y1 11 11 1Y Y0 0I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1用或门实现用或门实现24567YIIII12367YIIII01357YIIII4 4、由逻辑式画出逻辑图、由逻辑式画出逻辑图24567YIIII12367YIIII01357YIIII45674567IIIIIIII2467236

28、7IIIIIIII13571357IIIIIIII用与非门实现用与非门实现Y2Y1Y01I17I6I5I4I3I2I1I1I21I31I41I51I61I74 4、由逻辑式画出逻辑图、由逻辑式画出逻辑图用与非门实现用与非门实现Y Y2 2Y Y1 1Y Y0 01 1I I1 17I6I5I4I3I2I1I1 1I I2 21 1I I3 31 1I I4 41 1I I5 51 1I I6 61 1I I7 7注意注意：普通编码在任意时普通编码在任意时刻只允许一个信号刻只允许一个信号输入。输入。优先编码器中，允许同时输入两个以上的编优先编码器中，允许同时输入两个以上的编码信息。不过在设计优先

29、编码器时已经将所码信息。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的入信号同时出现时，只对其中优先权最高的一个进行编码。一个进行编码。二、优先编码器二、优先编码器74LS14874LS148优先编码器优先编码器有有9 9个输入和个输入和5 5个输出，且均以低电平作为有效信号。个输出，且均以低电平作为有效信号。8 8线线-3-3线线74LS14874LS148优先编码器框图优先编码器框图0I1I2I3I4I5I6I7I0Y1Y2Y8 8线线-3-3线线74LS14874LS148优先优先编码器编码

30、器SSYEXY74LS14874LS148优先编码器优先编码器8线线3线线74LS148优先编码器优先编码器逻辑图逻辑图1111111111111 1 10I1I2I3I4I5I6I7IEIEOGS0Y1Y2Y1G3G2G基本电路基本电路)SIII(I7654)SIIIIIII(I76543542)SIIIIIIIII(I76564364218线线3线线74LS148优先编码器优先编码器逻辑图逻辑图74LS148优先编码器优先编码器1111111111111 1 10I1I2I3I4I5I6I7IEIEOGS0Y1Y2Y1G3G2G控制电路：控制电路：选通输入端EI编码器才能正常工作。 0EI

31、 时，只有0EO ：电路工作但无编码输入。出端选通输EO扩展端GS输入。 电路工作，而且有编码0G：SEIIIIIIIIIEO76543210)EIIIIIIIII (EIEIIIIIIIIIG7654321076543210S控制编码器的控制编码器的工作状态工作状态扩扩展展编编码码功功能能1 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 10 00 00 00 00 01 10 00 00 01 10 00 01 11 10 00 00 01 11 10 01 10 01 10 00 00 01 11 11 10 01 11

32、 11 10 00 00 01 11 11 11 11 10 00 01 10 00 00 01 11 11 11 11 11 10 01 11 10 00 00 01 11 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 11 11 11 11 10 0输入输入输出输出EI0I1I2I3I4I5I6I7I2Y1Y0YEOGS74LS14874LS148功能表功能表1 1、在、在EI=0EI=0时，编码器工作，并允许同时有多个输入端为低时，编码器工作，并允许同时有多个输入端为低电平，即有输入信号。电平，即有输入信号。 EI=1EI=1

33、时，编码器不工作。时，编码器不工作。1 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 10 00 00 00 00 01 10 00 00 01 10 00 01 11 10 00 00 01 11 10 01 10 01 10 00 00 01 11 11 10 01 11 11 10 00 00 01 11 11 11 11 10 00 01 10 00 00 01 11 11 11 11 11 10 01 11 10 00 00 01 11 11 11 11 11 11 11 10 01 10 00 00 01 11 1

34、1 11 11 11 11 11 11 11 11 10 0输入输入输出输出EI0I1I2I3I4I5I6I7I2Y1Y0YEOGS74LS14874LS148功能表功能表2 2、I I7 7 的优先权最高，的优先权最高，I I0 0的优先权最低。即当的优先权最低。即当I I7 7=0=0时，无论其时，无论其它输入端有无输入信号（表中以它输入端有无输入信号（表中以表示），输出端只给出表示），输出端只给出I I7 7的编码，以此类推。的编码，以此类推。3 3、表中的、表中的3 3种输出组合种输出组合“111”111”，可以由，可以由EOEO、 GS GS 的状态加以的状态加以区别。区别。1 11

35、 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 10 00 00 00 00 01 10 00 00 01 10 00 01 11 10 00 00 01 11 10 01 10 01 10 00 00 01 11 11 10 01 11 11 10 00 00 01 11 11 11 11 10 00 01 10 00 00 01 11 11 11 11 11 10 01 11 10 00 00 01 11 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 11 11 11

36、 11 10 0输入输入输出输出EI0I1I2I3I4I5I6I7I2Y1Y0YEOGS74LS14874LS148功能表功能表用两片用两片74LS14874LS148接成的接成的1616线线-4-4线二进制优先编码器逻辑图线二进制优先编码器逻辑图0I1I2I3I4I5I6I7IGS2Y1Y0Y2EI2EO15A14A13A12A11A9A10A8A74LS148(2)0I1I2I3I4I5I6I7IGS2Y1Y0Y1EI1EO7A6A5A4A3A1A2A0A74LS148(1)3Z2Z1Z0Z 0 00 00 00 00 0 0 01 10 00 00 01 1 0 01 11 10 00

37、01 10 0 0 01 11 11 10 00 01 11 1 0 01 11 11 11 10 01 10 00 0 0 01 11 11 11 11 10 01 10 01 1 0 01 11 11 11 11 11 10 01 11 10 0 0 01 11 11 11 11 11 11 10 01 11 11 1 0 01 11 11 11 11 11 11 11 11 10 00 00 0 0 01 11 11 11 11 11 11 11 11 11 10 00 01 1 0 01 11 11 11 11 11 11 11 11 11 11 10 01 10 0 0 01 11

38、11 11 11 11 11 11 11 11 11 11 10 01 11 1 0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 0 0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 1 0 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1输入输入输出输出0A1A2A3A4A5A6A7A8A9A10A11A1

39、2A13A14A15A3Z2Z1Z0Z1616线线-4-4线二进制优先线二进制优先编码器编码器功能表功能表5.5.4 译码器译码和编码的过程相反。编码是指将某种信号或十进制数（输入）编成二进制代码（输出）；译码是将二进制代码（输入）按其编码时的原意译成对应的信号或十进制数码（输出）。一、一、3-83-8线译码器线译码器3-83-8线译码器是一种全译码器（二进制译码线译码器是一种全译码器（二进制译码器）。全译码器的输入是一组二进制代码，输出器）。全译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高（低）电平。是一组与输入代码一一对应的高（低）电平。3线线8线译码器线译码器0Y1Y2Y3Y4Y5Y6Y