抢答器电路课程设报告

1、河南城建学院数字电子技术基础课程设计报告智力竞赛抢答器逻辑电路设计姓 名： 学 号： 专业班级： 应用物理学 指导老师： 所在院系： 数 理 学 院 2014年01月2日成绩评定一、指导教师评语（根据学生设计报告质量、答辩情况及其平时表现综合评定）。课程设计成绩评定成绩等级： 指导教师签字： 年 月 日河南城建学院本科课程设计报告摘要本设计是智力竞赛抢答逻辑电路。用TTL电路实现用四组无都懂的开关实现抢答信号控制，用四位寄存器74LS175与接口数码显示管和与非门配合实现对四组信号的控制及对各组抢答的识别。并用74LS175Q非端与与非门连接并且其输出端和信号发生器函数输出端组成与非线路接入到

2、175信号输入端实现一旦有一组人首先抢答后通过与其对应Q非的反馈使芯片信号输入端置1.从而能做到只有一个人强大成功。计分电路用三片74LS192十进制加减计数器级联并用两个单刀双掷开关分别控制up和down的接入信号实现对级联好的芯片加计数和减计数的控制，从而实现主持人对加分和减分的控制。计时电路用74LS192的减法技数功能用置数法配和频率为1Hz的脉冲信号实现9到0十秒定时。通过以上方法实现了对四组人员抢答顺序先后的准确识别并通过数码显示管显示抢答组序号。当抢答完毕后主持人通过按J5复位按钮同时开始答题并且及时开始，如果在规定时间内回答完毕，主持人可以通过复位按钮将计时时间复位。因为我没有

3、找到合适的开关，在计分电路中主此人想要实现对一个人加分还是减分要控制两个开关才能实现。操作有点繁琐，这点需要后面的改进。报警电路能实现当有人抢答成功后报警器响起，当主持人按住复位按钮时，蜂鸣器响声停止。是通过寄存器q非端与脉冲信号通过门电路整合通过复位开关来控制蜂鸣器。电路基本就是这样，因为时间和个人水平有限电路不可避免的出现各种不足。请老师批评指正。课程设计的思路是我们小组共同商讨得出的，展现出了集体智慧的结晶。我们共同成长，一起领会数电课程设计带来的欢乐。河南城建学院本科课程设计报告河南城建学院本科课程设计报告目录1 概述1 1.1总体思路1 1.2芯片的确定和芯片功能表的查找1 2 系统

4、总体方案及硬件设计3 2.1方案一32.2方案二42.3方案三53 各模块设计6 3.1抢答器模块6 3.2定时器模块7 3.3计分模块7 3.4总电路84 软件仿真9 4.1计分电路仿真9 4.2定时器模拟电路10 4.3抢答器线路模拟10 5课程设计体会12参考文献13附1：系统原理图14河南城建学院本科课程设计报告1 概述1.1 总体思路本文是关于抢答器电路设计刚刚那道题的时候我就想抢答电路可以用寄存器，计分电路和定时电路用计数器。定时电路用一个频率为1Hz的脉冲。由于当时没有接触到555定时器，定时用脉冲用的是脉冲电源。在电路模拟的时候由于软件给定时间是0.001s级别为了便于模拟出结

5、果我把频率调为10Hz倒计时9到0十秒。接下来后就是找需要的芯片。通过查阅书籍四位寄存器我选用74LS175.为了实现主持人的复位及抢答只能识别一组的功能，我引入了反馈。利用D触发器跟随的特征和芯片的Q非端来牵制信号输入端电平没有脉冲信号达到抢答器只识别第一个输入信号的端子，并且在输出端接发光二极管和七段译码器接LED显示管显示抢答着序号从而迅速清楚的辨别第几组抢答。刚刚开始我想这是用译码电路连接七段共阴极数码显示管。但是这样做会使芯片使用过多，比如计分电路：一个人有三位计分数，四个人十二个，这样就会多出十二个芯片，受到图幅和稳定性影响。我决定不是用译码器直接使用四端接入型LED显示管。能减少

6、芯片的使用，大幅度节约芯片的使用并且还能使能使电路更简单易懂。由于四接口数码管四个输入端不知道高低位，所以我先对计数器置数，然后分别试验输入端的高地位，最后确定让数码管正常显示。计分主电路由于必须同时实现加减功能，要求每个小组有三位数记分板，所以必须用片加减计数器级联形成千进制计数器。主持人通过改变脉冲接入信号端口来信号类型来改变芯片加法计数还是减计数。1.2 芯片的确定和芯片功能表的查找确定了大致的思路之后接下来就是电路芯片选择，寄存器有74LS175和74HC175，两种芯片相比较我比较熟悉前一种。因为我有74LS175的功能表和管脚图，所以用起来比较顺手。功能表如图二需要配合双管脚与非门

7、功能表如下。根据计分电路的功能，必须使用十进制加减计数器，所以我比较熟悉的74160十进制加法计数器不能使用，考虑到要三片计数器级联，异步计数器才能完成正常的千位显示。通过查阅资料，74LS192进入我的视野。功能表如下图三。此芯片也可以完成倒计时电路。脉冲信号用555定时器和脉冲电源完成。各大芯片确定完毕。主要芯片功能表如下页图，河南城建学院本科课程设计报告 图一、各芯片功能表河南城建学院本科课程设计报告2 系统总体方案及硬件设计2.1 方案一（1） 抢答器电路这个方案是我做的，首先设计抢答器。根据抢答电路要求，设计抢答电路只能识别第一个最快的按动按钮的那组，根据上175功能表并没有此项功能

8、，因此我利用175寄存器输出端有高低两种不同的电平，高电平Q端直接连发光二极管。四个Q非端与四端口非门相连并。输出之后在和脉冲信号再次接入与非门然后芯片CLK输入端通过Q非端的反馈机制，使寄存器芯片D1到D4一旦有一个高电平输入，相应的Q非端马上也变成低电平，通过与非门把CLK牵制在低电位。从而寄存器不再接收其他端口信号达到只能有一组成员抢答的目的。由于芯片的延迟时间是纳秒级，几乎不可能有同时两个信号同时出现，所以我认为这个设计可行！并且为了更容易看出是哪个组抢到的，我用一个数码显示管显示抢答组的序号。表一、寄存器真值表如下寄存器输出数码管输入ABCDQ1Q2Q3Q41000100001000

9、1000010110000010010根据功能表利用卡诺图画减的出Q1=(AC),Q2=(BC)；Q3=D；Q4=O；因此只要用两个与非门根据上面的驱动方程连接电路就能实现数码管显示。（2） 音响功能设计我想要音响功能实现一旦有选手抢答成功便发出嘀嘀嘀的蜂鸣声，所以我找了一个蜂鸣器，利用脉冲信号和有人抢答时寄存器Q非端是0信号，没人抢答时Q非端是高电平这个特点，使蜂鸣器再有人成功抢答时发出声音让上段反馈电路的与非门输出端和信号脉冲组成的与门电路接入蜂鸣器，从而达到有人抢答时蜂鸣器响，主持人按住复位按钮时蜂鸣器停止响应。（3） 定时功能设计实现好定时功能最重要的是对脉冲信号周期的调节，通过查阅资

10、料发现555定时器能自己控制信号周期。但是在电路设计并没有电路板制作这一步，本着简单的原则我选用了软件上的电压脉冲信号源。此信号源也可也而且更加方便的调节脉冲信号的频率，从而能方便的达到我想要的周期时间，主定时电路设计原理也不复杂，就是用置数法设计一个减法计数并实现主持人按住复位按钮时计时器从新开始计时。我让主持人复位按钮和置数端相连并调节当按下复位按钮时置数段接入低电平从而实现重新置数。减计数进位输出与脉冲信号和寄存器Q非端经河南城建学院本科课程设计报告过一个与门接入74LS192减计数脉冲输入端相连，并且A端和D端接高电平，B和C端接低电平，使置数是九，输出端与数码管（四端口输入，不需要使

11、用译码器）用于显示计时时间。这样就能实现从9到0十秒倒计时技数时间。因为要求上没有写倒计时多长时间，如果需要更多的倒计时时间，比如说是60秒，这可以通过两片芯片级联实现。这个电路在前面的实验课上已经做过，在此不再赘述。由于软件模拟时提供的时间是毫秒级，当脉冲电压频率调制1Hz的时候等待时间太长，所以我调高了时间的脉冲频率。（4） 计分电路设计根据要求计分电路每组有三位数数码显示管，我还是采用定时器用的四端输入数码显示管。三组计分器电路是一样的，所以我只设计出一组的加减计分电路的计分电路。首先解决的是三片192芯片的级联问题，因为芯片级联在上课时老师重点讲过，这个也相对来说很简单。根据上面步奏找

12、到的功能表，我采用的是用地位片的减法进位和高位片的减法脉冲输入端相连，加法进位输出和高位片的加法脉冲相连，从而实现三片芯片的级联成带加减功能的级联。用两个单刀双掷开关调节低位片的加计数、减计数输入端接入信号，使当加计数输入端接脉冲减计数接高电平时电路加计数，从而实现加分，想要加分停止只要使任意一个开关变动位置就能使技数停止并保存显示，想要减分的时候就要调节开关使脉冲信号接入减法计数脉冲输入端，并使加法计数脉冲输入端接高电平，从而实现减分效果。减分完毕只要扳动任意一个开关就能使减分停止并且保存。实现加减分功能。（5）表二 使用的器件名称：器件型号寄存器74LS175D计数器74LS192N双管脚

13、与非门74LS00D双管脚与门7408N三管脚与门74LS11D四管脚与非门74LS20D四管脚与门74LS21D发光二极管LED RED数码显示管DCD_HEX_GREEN脉冲电压时钟脉冲测量仪器示波器电源+5V直流电源2.2 方案二 1.大体方案 （1）.复位和抢答开关均可采用防抖动电路，可采用加吸收电容或RS触发电路来完成。河南城建学院本科课程设计报告（2）.判别选组电路可以用触发器和组合电路完成，也可以用一些特殊器件组成，例如用MC14599或CD4099八路可寻址输出锁存器或优先编码器来实现。（3）. 计数电路用加/减计数器完成；显示电路用74LS47驱动共阳极数码管完成。2.详细步

14、（1）.判别电路这部分电路由RS触发器完成，CD4043为三态RS锁存触发器，当S1按下时，Q1=1，这时返回到KS按键开关左端的电平为高（“1”），经非门后锁住了其它组的输入。Q1=1，使相应的发光管发亮，同时也驱动音响电路鸣叫，并且在数码管上显示出来。（2）.记分部分这一部分主要由3个四位十进制加减计数器（74LS190）和数码管以及相应的门电路组成。每组分为个、十、百三位，可以直接由各位从0向上加法或减法计数，也可以每位单独进行加减计数。参加抢答的每组各有一套记分电路。（3）.定时电路当打开电路电源，按主控开关之后，定时装置即自动置入所用时间。到计时开始后，允许答题指示灯亮，当时间到，即

15、减法计数器为“0”时，定时结束，这时控制音响电路鸣叫，并熄灭允许答题指示灯，同时停止答题指示灯亮。（4）.音响控制音响电路中，f1和f2为两种不同的音响，当有人抢答时，应为间断音。当定时到，应为单音输出，其音频时序如下图所示。其中KS1为声音控制开关。 图二、音响控制脉冲2.3 方案三抢答电路：使用74 LS 175作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74 LS 175立即被锁存，这时抢答无效，使用74LS148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。主持人电路：利用74LS190计数器作为倒计

16、时的芯片，当主持人按下抢答按钮时，74LS190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，并通过74LS48编码器将即时时间进行编码，并送到7段数字数码管，显示此时的时间。假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，停止倒计时。河南城建学院本科课程设计报告3 各模块设计3.1 抢答器模块图示说明：J1到J4是抢答选手开关，j5是主持人复位按钮。LED1到LED4是显图三、抢答电路示抢答成功后的指示灯。Buzzer是蜂鸣器。V1是电压脉冲信号。改进后并级联定时电路的电路图如下图四、抢答定时电路河南城建学院本科课程设计报告3.2 定时器模块图五、

17、定时器 图示说明：J1为复位端，单刀双掷开关是置数端。这个在最后总电路和抢答电路J5端整合在一块，方便主持人进行控制。3.3 计分模块当J1和J2同时在左端时加法计分，同时扳向右端时减法计分。当两开关方向不图六、计分电路河南城建学院本科课程设计报告一致时，停止加减分。并保持显示调整过的分数。由于疏忽，数码管显示从左到右是从从高位到低位。3.4总电路图七、总电路图河南城建学院本科课程设计报告四 软件仿真4.1 计分电路仿真减法计数模拟，图示是四路示波器测量计数器输出脉冲，和上面数码管显示正减图八、加计分电路示波器测试图计分。下方示波器显脉冲式减法进位脉冲！图九、减计分电路示波器测试图J1和J2都

18、在左方，计分电路正在加法计数。数码显示管从左到右是从低位到高位。下方发现的下降脉是加法进位信号。河南城建学院本科课程设计报告4.2 定时器模拟电路 定时器模拟运用四接口示波器分别接入74LS192的输出端观察信号波形改变。如下图图十、定时器测试电路九秒倒计时电路。示波器显示是二进制图，从上到下依次是74LS192四个输出端电路图，从图中可以清晰的看到当计时开始后从1001100001110110010101000011001000010000是个状态的改变。4.3抢答器线路模拟电路图如下一页，我用四端示波器四端端分别连接第一组信号输入端上面线条表示，第二条显示第一组的LED发光二极管，第三组接复位按钮，第四组接蜂鸣器。开始线路模拟后，第一个波峰表示第一组迅速按下开关，示波器显示延迟时间是微秒级。同时LED出现高电平，蜂鸣器响起。当主持人按住复位按钮时，LED发光二极管处为低电平，蜂鸣器电平为直线，二极管灯灭。数码管归零。组员抢答结束，开始答题。模拟图